开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > Windows CE > 查看源码
Cs8900hw.h
资源名称：SMDK2440.rar　[点击查看]
上传用户：qiulin1960
上传日期：2013-10-16
资源大小：2844k
文件大小：8k
源码类别：

Windows CE

开发平台：

Windows_Unix

Cs8900hw.h：源码内容
  1. /*++
  2. THIS CODE AND INFORMATION IS PROVIDED "AS IS" WITHOUT WARRANTY OF
  3. ANY KIND, EITHER EXPRESSED OR IMPLIED, INCLUDING BUT NOT LIMITED TO
  4. THE IMPLIED WARRANTIES OF MERCHANTABILITY AND/OR FITNESS FOR A
  5. PARTICULAR PURPOSE.
  6. Copyright (c) 1995-1998  Microsoft Corporation
  8. Module Name:
  10.     cs8900hw.h
  12. Abstract:
  14.     The main program for an CS8900 miniport driver.
  16. Notes:
  18. --*/
  20. #ifndef _CS8900HARDWARE_
  21. #define _CS8900HARDWARE_
  23. /////////////////////////////////////////////////////////////////////////////////////////////
  24. // Registers : CS8900A
  25. /////////////////////////////////////////////////////////////////////////////////////////////
  27. /* Packet page base address */
  28. #define IO_PACKET_PAGE_BASE_ADDR        0xA7000300
  30. /*
  31.  * Bus interface registers
  32.  */
  33. #define PKTPG_EISA_NUM 0x0000
  34. #define PKTPG_PRODUCT_ID 0x0002
  35. #define PKTPG_IO_BASE 0x0020
  36. #define PKTPG_INT_NUM 0x0022
  37. #define PKTPG_DMA_CHANNEL_NUMBER 0x0024
  38. #define PKTPG_DMA_START_OF_FRAME 0x0026
  39. #define PKTPG_DMA_FRAME_COUNT 0x0028
  40. #define PKTPG_RX_DMA_BYTE_COUNT 0x002a
  41. #define PKTPG_MEM_BASE 0x002c
  42. #define PKTPG_BOOT_PROM_BASE_ADDR 0x0030
  43. #define PKTPG_BOOT_PROM_ADDR_MASK 0x0034
  44. #define PKTPG_EEPROM_CMD 0x0040
  45. #define PKTPG_EEPROM_DATA 0x0042
  46. #define PKTPG_RX_FRAME_BYTE_COUNT 0x0050
  48. /*
  49.  * Status and control registers
  50.  */
  51. #define PKTPG_ISQ 0x0120
  52. #define PKTPG_RX_CFG 0x0102
  53. #define PKTPG_RX_EVENT 0x0124
  54. #define PKTPG_RX_CTL 0x0104
  55. #define PKTPG_TX_CFG 0x0106
  56. #define PKTPG_TX_EVENT 0x0128
  57. #define PKTPG_TX_CMD_ST 0x0108
  58. #define PKTPG_BUF_CFG 0x010a
  59. #define PKTPG_BUF_EVENT 0x012c
  60. #define PKTPG_RX_MISS 0x0130
  61. #define PKTPG_TX_COL 0x0132
  62. #define PKTPG_LINE_CTL 0x0112
  63. #define PKTPG_LINE_ST 0x0134
  64. #define PKTPG_SELF_CTL 0x0114
  65. #define PKTPG_SELF_ST 0x0136
  66. #define PKTPG_BUS_CTL 0x0116
  67. #define PKTPG_BUS_ST 0x0138
  68. #define PKTPG_TEST_CTL 0x0118
  69. #define PKTPG_AUI_TIME_DOMAIN_REF 0x013c
  71. #define PKTPG_INTERRUPT_NUMBER 0x0022
  73. #define SELF_ST_INITD 0x0080
  74. #define SELF_ST_SIBUSY 0x0100
  75. /*
  76.  * Initiate transmit registers
  77.  */
  78. #define PKTPG_TX_CMD_REQ 0x0144
  79. #define PKTPG_TX_LENGTH 0x0146
  81. /*
  82.  * Address filter registers
  83.  */
  84. #define PKTPG_LOGICAL_ADDR_FILTER 0x0150
  85. #define PKTPG_IND_ADDR 0x0158
  86. #define PKTPG_INDIVISUAL_ADDR 0x0158
  87. /*
  88.  * Frame locations
  89.  */
  90. #define PKTPG_RX_STATUS 0x0400
  91. #define PKTPG_RX_LENGTH 0x0402
  92. #define PKTPG_RX_FRAME 0x0404
  93. #define PKTPG_TX_FRAME 0x0a00
  95. /*
  96.  * Bit masks
  97.  */
  98. #define SELF_CTL_RESET 0x0040
  99. #define SELF_CTL_LOW_BITS 0x0015
  101. #define SELF_ST_INIT_DONE 0x0080
  102. #define SELF_ST_SI_BUSY 0x0100
  104. /* Bus Status Register */
  106. #define BUS_ST_TX_BID_ERR 0x0080
  107. #define BUS_ST_RDY4TXNOW 0x0100
  109. /* Bus Control Register */
  111. #define BUS_CTL_LOW_BITS 0x0017
  112. #define BUS_CTL_USE_SA 0x0200
  113. #define BUS_CTL_MEM_MODE 0x0400
  114. #define BUS_CTL_IOCHRDY 0x1000
  115. #define BUS_CTL_INT_ENBL 0x8000
  116. #define BUS_CTL_ENABLE_IRQ 0x8000
  118. /* Line Control Register */
  119. #define LINE_CTL_RX_ON 0x0040
  120. #define LINE_CTL_TX_ON 0x0080
  121. #define LINE_CTL_AUI_ONLY 0x0100
  122. #define LINE_CTL_10BASET 0x0000
  124. #define TX_CMD_START_5 0x0000
  125. #define TX_CMD_START_381 0x0040
  126. #define TX_CMD_START_1021 0x0080
  127. #define TX_CMD_START_ALL 0x00c0
  128. #define TX_CMD_FORCE 0x0100
  129. #define TX_CMD_ONECOLL 0x0200
  130. #define TX_CMD_NO_CRC 0x1000
  131. #define TX_CMD_NO_PAD 0x2000
  132. #define TX_CMD_LOW_BITS 0x0009
  134. #define ISQ_REG_NUM 0x003f
  135. #define ISQ_REG_CONTENT 0xffc0
  137. #define RX_EVENT_RX_OK 0x0100
  138. #define RX_EVENT_HASHED 0x0200
  139. #define RX_EVENT_IND_ADDR 0x0400
  140. #define RX_EVENT_BROADCAST 0x0800
  142. #define RX_CTL_RX_OK_A 0x0100
  143. #define RX_CTL_IND_A 0x0400
  144. #define RX_CTL_BCAST_A 0x0800
  145. #define RX_CTL_LOW_BITS 0x0005
  147. #define RX_CFG_SKIP 0x0040
  148. #define RX_CFG_RX_OK_IE 0x0100
  149. #define RX_CFG_LOW_BITS 0x0003
  151. #define RX_CFG_RX_OK_I_E 0x0100
  152. #define RX_CTL_RX_OK_A 0x0100
  153. #define RX_CTL_IND_ADDR_A 0x0400
  154. #define RX_CTL_BROADCAST_A 0x0800
  156. #define BUF_EVENT_RDY_4_TX 0x0100
  158. #define BUF_CFG_RDY_4_TX_I_E 0x0100
  159. #define BUF_CFG_LOW_BITS 0x000b
  161. #define TX_CFG_LOSS_OF_CRC_I_E 0x0040
  162. #define TX_CFG_SQE_ERROR_I_E 0x0080
  163. #define TX_CFG_TX_OK_I_E 0x0100
  164. #define TX_CFG_OUT_OF_WINDOW_I_E 0x0200
  165. #define TX_CFG_JABBER_I_E 0x0400
  166. #define TX_CFG_ANYCOLL_I_E 0x0800
  167. #define TX_CFG_16_COLL_I_E 0x8000
  168. #define TX_CFG_ALL_IE 0x8fc0
  169. #define TX_CFG_LOW_BITS 0x0007
  171. #define TX_CFG_ALL 0x8fc0
  173. #define TX_EVENT_LOSS_OF_CRS 0x0040
  174. #define TX_EVENT_SQE_ERROR 0x0080
  175. #define TX_EVENT_TX_OK 0x0100
  176. #define TX_EVENT_OUT_OF_WINDOW 0x0200
  177. #define TX_EVENT_JABBER 0x0400
  178. #define TX_EVENT_NUM_TX_COLL 0x7800
  179. #define TX_EVENT_16_COLL 0x8000
  181. /* One of the values of 0, 1, 2, 3 */
  182. #define INTERRUPT_NUMBER 0x0000
  184. #define LINE_CTL_10_BASE_T 0x0000
  185. #define LINE_CTL_AUI_ONLY 0x0100
  186. #define LINE_CTL_RX_ON 0x0040
  187. #define LINE_CTL_TX_ON 0x0080
  188. #define LINE_CTL_MOD_BACKOFF 0x0800
  189. #define LINE_CTL_LOW_BITS 0x0013
  191. #define TEST_CTL_FDX 0x4000
  192. #define TEST_CTL_LOW_BITS 0x0019
  194. /*
  195.  * Register numbers
  196.  */
  197. #define REG_NUM_MASK 0x003F
  198. #define REG_NUM_RX_EVENT 0x0004
  199. #define REG_NUM_TX_EVENT 0x0008
  200. #define REG_NUM_BUF_EVENT 0x000c
  201. #define REG_NUM_RX_MISS 0x0010
  202. #define REG_NUM_TX_COL 0x0012
  204. /*
  205.  * I/O mode register mapping
  206.  */
  207. #define IO_RX_TX_DATA_0 0x0000
  208. #define IO_RX_TX_DATA_1 0x0002
  209. #define IO_TX_CMD 0x0004
  210. #define IO_TX_LENGTH 0x0006
  211. #define IO_ISQ 0x0008
  212. #define IO_PACKET_PAGE_POINTER 0x000a
  213. #define IO_PACKET_PAGE_DATA_0 0x000c
  214. #define IO_PACKET_PAGE_DATA_1 0x000e
  216. #define PORT_RXTX_DATA (IO_PACKET_PAGE_BASE_ADDR+0x0000)
  217. #define PORT_RXTX_DATA_1 (IO_PACKET_PAGE_BASE_ADDR+0x0002)
  218. #define PORT_TX_CMD (IO_PACKET_PAGE_BASE_ADDR+0x0004)
  219. #define PORT_TX_LENGTH (IO_PACKET_PAGE_BASE_ADDR+0x0006)
  220. #define PORT_ISQ (IO_PACKET_PAGE_BASE_ADDR+0x0008)
  221. #define PORT_PKTPG_PTR (IO_PACKET_PAGE_BASE_ADDR+0x000A)
  222. #define PORT_PKTPG_DATA (IO_PACKET_PAGE_BASE_ADDR+0x000C)
  223. #define PORT_PKTPG_DATA_1 (IO_PACKET_PAGE_BASE_ADDR+0x000E)
  226. /**********************************************************************
  227.  * Inline functions
  228.  *********************************************************************/
  230. extern volatile unsigned char*  ioPacketPage;
  231. extern volatile struct gpioreg *gpioRegs;
  233. void SetD_SlowIO(ULONG regaddrs, unsigned short regvalue);
  234. unsigned short GetD_SlowIO(ULONG regaddrs);
  236. /*
  237.  * Read data from I/O port.
  238.  */
  239. #define readIoPort(offset) ((unsigned short)GetD_SlowIO((unsigned long)&EthCommand[(offset)]))
  241. /*
  242.  * Write data to I/O port.
  243.  */
  245. #define writeIoPort(offset, data) 
  246. (SetD_SlowIO((unsigned long)&EthCommand[(offset)], (data)))
  249. #if 1
  250. #define CS8900_Tacs (0x0) // 0clk
  251. #define CS8900_Tcos (0x3) // 4clk
  252. #define CS8900_Tacc (0x7) // 14clk
  253. #define CS8900_Tcoh (0x1) // 1clk
  254. #define CS8900_Tah (0x3) // 4clk
  255. #define CS8900_Tacp (0x3) // 6clk
  256. #define CS8900_PMC (0x3) // 16data), hzh
  257. #else
  258. #define CS8900_Tacs (0x3) // 4clk
  259. #define CS8900_Tcos (0x3) // 4clk
  260. #define CS8900_Tacc (0x7) // 14clk
  261. #define CS8900_Tcoh (0x3) // 1clk
  262. #define CS8900_Tah (0x3) // 4clk
  263. #define CS8900_Tacp (0x3) // 6clk
  264. #define CS8900_PMC (0x3) // normal(1data)
  265. #endif
  268. /////////////////////////////////////////////////////////////////////////////////////////////
  269. // Definitions for supporting clone adapters.
  270. /////////////////////////////////////////////////////////////////////////////////////////////
  272. //
  273. // Default value for Adapter->IoBaseAddr
  274. //
  275. #define DEFAULT_IOBASEADDR (PVOID)0x300
  277. //
  278. // Default value for Adapter->InterruptNumber
  279. //
  280. #define DEFAULT_INTERRUPTNUMBER 3
  283. //
  284. // Default value for Adapter->MulticastListMax
  285. //
  286. #define DEFAULT_MULTICASTLISTMAX 8
  289. #endif // _CS8900HARDWARE_