开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > Windows CE > 查看源码
i2s.h
资源名称：SMDK2440.rar　[点击查看]
上传用户：qiulin1960
上传日期：2013-10-16
资源大小：2844k
文件大小：5k
源码类别：

Windows CE

开发平台：

Windows_Unix

i2s.h：源码内容
  1. //
  2. // Copyright (c) Microsoft Corporation.  All rights reserved.
  3. //
  4. //
  5. // Use of this source code is subject to the terms of the Microsoft end-user
  6. // license agreement (EULA) under which you licensed this SOFTWARE PRODUCT.
  7. // If you did not accept the terms of the EULA, you are not authorized to use
  8. // this source code. For a copy of the EULA, please see the LICENSE.RTF on your
  9. // install media.
  10. //
  11. /*++
  12. THIS CODE AND INFORMATION IS PROVIDED "AS IS" WITHOUT WARRANTY OF
  13. ANY KIND, EITHER EXPRESSED OR IMPLIED, INCLUDING BUT NOT LIMITED TO
  14. THE IMPLIED WARRANTIES OF MERCHANTABILITY AND/OR FITNESS FOR A
  15. PARTICULAR PURPOSE.
  17.    
  18. Module Name: I2S.CPP
  20. Abstract: I2S Interface Routines for Samsung SC2410 CPU
  21.   
  22. Environment: Samsung SC2410 CPU and Windows 3.0 (or later)
  23.     
  24. -*/
  27. #include <windows.h>
  28. #include "s2440.h"
  31. //===================== Register Configuration Constants ======================
  33. #define IIS_INTERNAL_CLOCK_ENABLE (1<<17) // Enable CPU clock to IIS controller
  35. //----- GPIO Configuration Masks -----
  36. #define ENABLE_I2SSDO 0x00000200
  37. #define ENABLE_I2SSDI 0x00000080
  38. #define ENABLE_I2SCDCLK 0x00000020
  39. #define ENABLE_I2SSCLK 0x00000008
  40. #define ENABLE_I2SLRCLK 0x00000002
  41. #define DISABLE_I2S_PULLUPS 0x0000001F
  43. //----- Register definitions for IISCON control register (global config register) -----
  44. #define LR_CHANNEL_INDEX 0x00000100 // Left/right channel index (read-only)
  45. #define TRANSMIT_FIFO_READY 0x00000080 // Indicates transmit FIFO is ready (read-only)
  46. #define RECEIVE_FIFO_READY 0x00000040 // Indicates receive FIFO is ready (read-only)
  47. #define TRANSMIT_DMA_REQUEST_ENABLE 0x00000020 // Enables transmit DMA request
  48. #define RECEIVE_DMA_REQUEST_ENABLE 0x00000010 // Enables receive DMA request
  49. #define TRANSMIT_IDLE_CMD 0x00000008 // Pauses transmit
  50. #define RECEIVE_IDLE_CMD 0x00000004 // Pauses receive
  51. #define IIS_PRESCALER_ENABLE 0x00000002 // Enables clock prescaler
  52. #define IIS_INTERFACE_ENABLE 0x00000001 // Enables IIS controller
  54. //----- Register definitions for IISMOD status register (global status register) -----
  55. #define IIS_MASTER_MODE 0x00000000 // Selects master/slave mode
  56. #define IIS_SLAVE_MODE 0x00000100
  57. #define IIS_NOTRANSFER_MODE 0x00000000 // Selects transfer mode
  58. #define IIS_RECEIVE_MODE 0x00000040
  59. #define IIS_TRANSMIT_MODE 0x00000080
  60. #define IIS_TRANSMIT_RECEIVE_MODE 0x000000C0
  61. #define ACTIVE_CHANNEL_LEFT 0x00000000 // Selects active channel
  62. #define ACTIVE_CHANNEL_RIGHT 0x00000020
  63. #define SERIAL_INTERFACE_IIS_COMPAT 0x00000000 // Selects serial interface format
  64. #define SERIAL_INTERFACE_MSBL_COMPAT 0x00000010
  65. #define DATA_8_BITS_PER_CHANNEL 0x00000000 // Selects # of data bits per channel
  66. #define DATA_16_BITS_PER_CHANNEL 0x00000008
  67. #define MASTER_CLOCK_FREQ_256fs 0x00000000 // Selects master clock frequency
  68. #define MASTER_CLOCK_FREQ_384fs 0x00000004
  69. #define SERIAL_BIT_CLOCK_FREQ_16fs 0x00000000 // Selects serial data bit clock frequency
  70. #define SERIAL_BIT_CLOCK_FREQ_32fs 0x00000001
  71. #define SERIAL_BIT_CLOCK_FREQ_48fs 0x00000002
  74. //----- Register definitions for IISPSR control register (global config register) -----
  75. // FORMAT: bits[9:5] - Prescaler Control A
  76. // bits[4:0] - Prescaler Control B
  77. //
  78. // Range: 0-31 and the division factor is N+1 (a.k.a. 1-32)
  79. //
  80. // The I2SLRCLK frequency is determined as follows:
  81. //
  82. // I2SLRCLK = CODECLK / I2SCDCLK and (prescaler+1) = PCLK / CODECLK
  83. //
  84. // Thus, rearranging the equations a bit we can see that:
  85. //
  86. // prescaler = (PCLK / CODECLK) - 1 
  87. // or
  88. // prescaler = ((PCLK / (IS2LRCLK * IS2CDCLK)) - 1
  89. //
  90. // Here are some popular values for IS2LRCLK:
  91. //
  92. #define IS2LRCLK_800 800
  93. #define IS2LRCLK_11025 11025
  94. #define IS2LRCLK_16000 16000
  95. #define IS2LRCLK_22050 22050
  96. #define IS2LRCLK_32000 32000
  97. #define IS2LRCLK_44100 44100
  98. #define IS2LRCLK_48000 48000
  99. #define IS2LRCLK_64000 64000
  100. #define IS2LRCLK_88200 88200
  101. #define IS2LRCLK_96000 96000
  104. //----- Register definitions for IISFCON control register (global config register) -----
  105. #define TRANSMIT_FIFO_ACCESS_NORMAL 0x00000000 // Selects the transmit FIFO access mode
  106. #define TRANSMIT_FIFO_ACCESS_DMA 0x00008000
  107. #define RECEIVE_FIFO_ACCESS_NORMAL 0x00000000 // Selects the receive FIFO access mode
  108. #define RECEIVE_FIFO_ACCESS_DMA 0x00004000
  109. #define TRANSMIT_FIFO_ENABLE 0x00002000 // Enables transmit FIFO
  110. #define RECEIVE_FIFO_ENABLE 0x00001000 // Enables receive FIFO
  111. //
  112. // READ-ONLY Fields: bits[11:6] - Transmit FIFO datacount
  113. // bits[5:0]  - Receive FIFO datacount
  115. //----- Register definitions for IISFIFO control register (global config register) -----
  116. // NOTE: This register is used to access the transmit/receive FIFO
  117. #define MAX_TRANSMIT_FIFO_ENTRIES 24
  118. #define MAX_RECEIVE_FIFO_ENTRIES 24
  120. //=============================================================================
  122. //-------------------------- Public Interface ------------------------------
  123. BOOL I2S_Init();
  124. BOOL I2S_Deinit();
  125. BOOL I2S_WriteData(LPWORD lpBuff, DWORD dwLen);
  127. //-------------------- Private Interface (Helper routines) ------------------
  128. VOID StartI2SClock(VOID);
  129. VOID StopI2SClock(VOID);
  130. VOID SetI2SClockRate(DWORD ClockRate);