开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > Windows CE > 查看源码
2440usb.h
资源名称：SMDK2440.rar　[点击查看]
上传用户：qiulin1960
上传日期：2013-10-16
资源大小：2844k
文件大小：4k
源码类别：

Windows CE

开发平台：

Windows_Unix

2440usb.h：源码内容
  1. /*********************************************
  2.   NAME: 2410usb.h
  3.   DESC: 
  4.   HISTORY:
  5.   03.23.2002:purnnamu: first release for 2410
  6.   03.19.2003:purnnamu: updated for WinCE USB driver.
  7.  *********************************************/
  8. #ifndef __24XUSB_H__
  9. #define __24XUSB_H__
  11. //*************************************************************************
  12. // USB definitons
  13. //*************************************************************************
  15. /* Power Management Register */
  16. #define DISABLE_SUSPEND          0x00   
  17. #define ENABLE_SUSPEND           0x01
  18. #define SUSPEND_MODE  0x02
  19. #define MCU_RESUME               0x04
  20. #define ISO_UPDATE  (1<<7)
  22. /* MAXP Register */
  23. #define FIFO_SIZE_0              0x00  /* 0x00 * 8 = 0  */
  24. #define FIFO_SIZE_8              0x01  /* 0x01 * 8 = 8  */
  25. #define FIFO_SIZE_16             0x02  /* 0x02 * 8 = 16 */
  26. #define FIFO_SIZE_32             0x04  /* 0x04 * 8 = 32 */
  27. #define FIFO_SIZE_64             0x08  /* 0x08 * 8 = 64 */
  29. /* ENDPOINT0 CSR (Control Status Register) : Mapped to IN CSR1 */
  30. #define EP0_OUT_PKT_READY        0x01  /* USB sets, MCU clears by setting SERVICED_OUT_PKT_RDY */
  31. #define EP0_IN_PKT_READY         0x02  /* MCU sets, USB clears after sending FIFO */
  32. #define EP0_SENT_STALL           0x04  /* USB sets */       
  33. #define EP0_DATA_END             0x08  /* MCU sets */
  34. #define EP0_SETUP_END            0x10  /* USB sets, MCU clears by setting SERVICED_SETUP_END */
  35. #define EP0_SEND_STALL           0x20  /* MCU sets */
  36. #define EP0_SERVICED_OUT_PKT_RDY 0x40  /* MCU writes 1 to clear OUT_PKT_READY */
  37. #define EP0_SERVICED_SETUP_END   0x80  /* MCU writes 1 to clear SETUP_END        */
  39. #define EP0_WR_BITS              0xc0  
  41. //EP_INT_REG / EP_INT_EN_REG
  42. #define EP0_INT                  0x01  // Endpoint 0, Control   
  43. #define EP1_INT                  0x02  // Endpoint 1, (Bulk-In) 
  44. #define EP2_INT                  0x04  // Endpoint 2 
  45. #define EP3_INT  0x08  // Endpoint 3, (Bulk-Out)   
  46. #define EP4_INT  0x10  // Endpoint 4
  48. //USB_INT_REG / USB_INT_EN_REG
  49. #define SUSPEND_INT              0x01  
  50. #define RESUME_INT               0x02  
  51. #define RESET_INT                0x04  
  53. //IN_CSR1
  54. #define EPI_IN_PKT_READY         0x01  
  55. #define EPI_UNDER_RUN  0x04
  56. #define EPI_FIFO_FLUSH  0x08
  57. #define EPI_SEND_STALL           0x10  
  58. #define EPI_SENT_STALL           0x20  
  59. #define EPI_CDT  0x40
  60. #define EPI_WR_BITS              (EPI_FIFO_FLUSH|EPI_IN_PKT_READY|EPI_CDT) 
  61. //(EPI_FIFO_FLUSH) is preferred  (???)
  62. //IN_CSR2
  63. #define EPI_IN_DMA_INT_MASK (1<<4)
  64. #define EPI_MODE_IN (1<<5)
  65. #define EPI_MODE_OUT (0<<5)
  66. #define EPI_ISO (1<<6)
  67. #define EPI_BULK (0<<6)
  68. #define EPI_AUTO_SET (1<<7)
  70. //OUT_CSR1
  71. #define EPO_OUT_PKT_READY        0x01  
  72. #define EPO_OVER_RUN  0x04  
  73. #define EPO_DATA_ERROR  0x08  
  74. #define EPO_FIFO_FLUSH  0x10
  75. #define EPO_SEND_STALL           0x20  
  76. #define EPO_SENT_STALL           0x40
  77. #define EPO_CDT  0x80
  78. #define EPO_WR_BITS              (EPO_FIFO_FLUSH|EPO_SEND_STALL|EPO_CDT)
  79. //(EPO_FIFO_FLUSH) is preferred (???)
  81. //OUT_CSR2
  82. #define EPO_OUT_DMA_INT_MASK (1<<5)
  83. #define EPO_ISO   (1<<6)
  84. #define EPO_BULK   (0<<6)
  85. #define EPO_AUTO_CLR (1<<7)
  87. //USB DMA control register
  88. #define UDMA_IN_RUN_OB (1<<7)
  89. #define UDMA_IGNORE_TTC (1<<7)
  90. #define UDMA_DEMAND_MODE (1<<3)
  91. #define UDMA_OUT_RUN_OB (1<<2)
  92. #define UDMA_OUT_DMA_RUN (1<<2)
  93. #define UDMA_IN_DMA_RUN (1<<1)
  94. #define UDMA_DMA_MODE_EN (1<<0)
  96. /*
  97. #define rEP1_DMA_TTC (rEP1_DMA_TTC_L+(rEP1_DMA_TTC_M<<8)+(rEP1_DMA_TTC_H<<16))
  98. #define rEP2_DMA_TTC (rEP2_DMA_TTC_L+(rEP2_DMA_TTC_M<<8)+(rEP2_DMA_TTC_H<<16))
  99. #define rEP3_DMA_TTC (rEP3_DMA_TTC_L+(rEP3_DMA_TTC_M<<8)+(rEP3_DMA_TTC_H<<16))
  100. #define rEP4_DMA_TTC (rEP4_DMA_TTC_L+(rEP4_DMA_TTC_M<<8)+(rEP4_DMA_TTC_H<<16))
  103. #define ADDR_EP0_FIFO  (0x520001c0) //Endpoint 0 FIFO
  104. #define ADDR_EP1_FIFO (0x520001c4) //Endpoint 1 FIFO
  105. #define ADDR_EP2_FIFO (0x520001c8) //Endpoint 2 FIFO
  106. #define ADDR_EP3_FIFO (0x520001cc) //Endpoint 3 FIFO
  107. #define ADDR_EP4_FIFO (0x520001d0) //Endpoint 4 FIFO
  109. //If you chane the packet size, the source code should be changed!!!
  110. #define EP0_PKT_SIZE             8
  111. #define EP1_PKT_SIZE             BULK_PKT_SIZE
  112. #define EP3_PKT_SIZE             BULK_PKT_SIZE
  113. */
  115. #define REAL_PHYSICAL_ADDR_EP4_FIFO (0x520001d0) //Endpoint 4 FIFO
  117. #endif //__24XUSB_H__