开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > Windows CE > 查看源码
2440addr.inc
资源名称：SMDK2440.rar　[点击查看]
上传用户：qiulin1960
上传日期：2013-10-16
资源大小：2844k
文件大小：24k
源码类别：

Windows CE

开发平台：

Windows_Unix

2440addr.inc：源码内容
  1. ;
  2. ; Copyright (c) Microsoft Corporation.  All rights reserved.
  3. ;
  4. ;
  5. ; Use of this source code is subject to the terms of the Microsoft end-user
  6. ; license agreement (EULA) under which you licensed this SOFTWARE PRODUCT.
  7. ; If you did not accept the terms of the EULA, you are not authorized to use
  8. ; this source code. For a copy of the EULA, please see the LICENSE.RTF on your
  9. ; install media.
  10. ;
  11. ;====================================================================
  12. ; File Name : 2440addr.a
  13. ; Function  : S3C2440 Define Address Register (Assembly)
  14. ; Program   : Shin, On Pil (SOP)
  15. ; Date      : March 27, 2002
  16. ; Version   : 1.0
  17. ; History
  18. ;   0.0 : Programming start (February 18,2002) -> SOP
  19. ;   1.0 : Modified for SMDK2440 PPC2003 BSP ( November 29, 2003 ) -> HMSEO
  20. ;====================================================================
  22.         GBLL   BIG_ENDIAN__
  23. BIG_ENDIAN__   SETL   {FALSE}
  25. ;=================
  26. ; Memory control 
  27. ;=================
  28. BWSCON      EQU  0x48000000     ;Bus width & wait status
  29. BANKCON0    EQU  0x48000004     ;Boot ROM control
  30. BANKCON1    EQU  0x48000008     ;BANK1 control
  31. BANKCON2    EQU  0x4800000c     ;BANK2 cControl
  32. BANKCON3    EQU  0x48000010     ;BANK3 control
  33. BANKCON4    EQU  0x48000014     ;BANK4 control
  34. BANKCON5    EQU  0x48000018     ;BANK5 control
  35. BANKCON6    EQU  0x4800001c     ;BANK6 control
  36. BANKCON7    EQU  0x48000020     ;BANK7 control
  37. REFRESH     EQU  0x48000024     ;DRAM/SDRAM refresh
  38. BANKSIZE    EQU  0x48000028     ;Flexible Bank Size
  39. MRSRB6      EQU  0x4800002c     ;Mode register set for SDRAM
  40. MRSRB7      EQU  0x48000030     ;Mode register set for SDRAM
  42. ;=================
  43. ; USB Host
  44. ;=================
  46. ;=================
  47. ; INTERRUPT
  48. ;=================
  49. SRCPND       EQU  0x4a000000    ;Interrupt request status
  50. INTMOD       EQU  0x4a000004    ;Interrupt mode control
  51. INTMSK       EQU  0x4a000008    ;Interrupt mask control
  52. PRIORITY     EQU  0x4a00000a    ;IRQ priority control
  53. INTPND       EQU  0x4a000010    ;Interrupt request status
  54. INTOFFSET    EQU  0x4a000014    ;Interruot request source offset
  55. SUSSRCPND    EQU  0x4a000018    ;Sub source pending
  56. INTSUBMSK    EQU  0x4a00001c    ;Interrupt sub mask
  59. ;=================
  60. ; DMA
  61. ;=================
  62. DISRC0       EQU  0x4b000000    ;DMA 0 Initial source
  63. DISRCC0      EQU  0x4b000004    ;DMA 0 Initial source control
  64. DIDST0       EQU  0x4b000008    ;DMA 0 Initial Destination
  65. DIDSTC0      EQU  0x4b00000c    ;DMA 0 Initial Destination control
  66. DCON0        EQU  0x4b000010    ;DMA 0 Control
  67. DSTAT0       EQU  0x4b000014    ;DMA 0 Status
  68. DCSRC0       EQU  0x4b000018    ;DMA 0 Current source
  69. DCDST0       EQU  0x4b00001c    ;DMA 0 Current destination
  70. DMASKTRIG0   EQU  0x4b000020    ;DMA 0 Mask trigger
  72. DISRC1       EQU  0x4b000040    ;DMA 1 Initial source
  73. DISRCC1      EQU  0x4b000044    ;DMA 1 Initial source control
  74. DIDST1       EQU  0x4b000048    ;DMA 1 Initial Destination
  75. DIDSTC1      EQU  0x4b00004c    ;DMA 1 Initial Destination control
  76. DCON1        EQU  0x4b000050    ;DMA 1 Control
  77. DSTAT1       EQU  0x4b000054    ;DMA 1 Status
  78. DCSRC1       EQU  0x4b000058    ;DMA 1 Current source
  79. DCDST1       EQU  0x4b00005c    ;DMA 1 Current destination
  80. DMASKTRIG1   EQU  0x4b000060    ;DMA 1 Mask trigger
  82. DISRC2       EQU  0x4b000080    ;DMA 2 Initial source
  83. DISRCC2      EQU  0x4b000084    ;DMA 2 Initial source control
  84. DIDST2       EQU  0x4b000088    ;DMA 2 Initial Destination
  85. DIDSTC2      EQU  0x4b00008c    ;DMA 2 Initial Destination control
  86. DCON2        EQU  0x4b000090    ;DMA 2 Control
  87. DSTAT2       EQU  0x4b000094    ;DMA 2 Status
  88. DCSRC2       EQU  0x4b000098    ;DMA 2 Current source
  89. DCDST2       EQU  0x4b00009c    ;DMA 2 Current destination
  90. DMASKTRIG2   EQU  0x4b0000a0    ;DMA 2 Mask trigger
  92. DISRC3       EQU  0x4b0000c0    ;DMA 3 Initial source
  93. DISRCC3      EQU  0x4b0000c4    ;DMA 3 Initial source control
  94. DIDST3       EQU  0x4b0000c8    ;DMA 3 Initial Destination
  95. DIDSTC3      EQU  0x4b0000cc    ;DMA 3 Initial Destination control
  96. DCON3        EQU  0x4b0000d0    ;DMA 3 Control
  97. DSTAT3       EQU  0x4b0000d4    ;DMA 3 Status
  98. DCSRC3       EQU  0x4b0000d8    ;DMA 3 Current source
  99. DCDST3       EQU  0x4b0000dc    ;DMA 3 Current destination
  100. DMASKTRIG3   EQU  0x4b0000e0    ;DMA 3 Mask trigger
  103. ;==========================
  104. ; CLOCK & POWER MANAGEMENT
  105. ;==========================
  106. LOCKTIME    EQU  0x4c000000     ;PLL lock time counter
  107. MPLLCON     EQU  0x4c000004     ;MPLL Control
  108. UPLLCON     EQU  0x4c000008     ;UPLL Control
  109. CLKCON      EQU  0x4c00000c     ;Clock generator control
  110. CLKSLOW     EQU  0x4c000010     ;Slow clock control
  111. CLKDIVN     EQU  0x4c000014     ;Clock divider control
  114. ;=================
  115. ; LCD CONTROLLER
  116. ;=================
  117. LCDCON1     EQU  0x4d000000     ;LCD control 1
  118. LCDCON2     EQU  0x4d000004     ;LCD control 2
  119. LCDCON3     EQU  0x4d000008     ;LCD control 3
  120. LCDCON4     EQU  0x4d00000c     ;LCD control 4
  121. LCDCON5     EQU  0x4d000010     ;LCD control 5
  122. LCDSADDR1   EQU  0x4d000014     ;STN/TFT Frame buffer start address 1
  123. LCDSADDR2   EQU  0x4d000018     ;STN/TFT Frame buffer start address 2
  124. LCDSADDR3   EQU  0x4d00001c     ;STN/TFT Virtual screen address set
  125. REDLUT      EQU  0x4d000020     ;STN Red lookup table
  126. GREENLUT    EQU  0x4d000024     ;STN Green lookup table 
  127. BLUELUT     EQU  0x4d000028     ;STN Blue lookup table
  128. DITHMODE    EQU  0x4d00004c     ;STN Dithering mode
  129. TPAL        EQU  0x4d000050     ;TFT Temporary palette
  130. LCDINTPND   EQU  0x4d000054     ;LCD Interrupt pending
  131. LCDSRCPND   EQU  0x4d000058     ;LCD Interrupt source
  132. LCDINTMSK   EQU  0x4d00005c     ;LCD Interrupt mask
  133. LPCSEL      EQU  0x4d000060     ;LPC3600 Control
  136. ;=================
  137. ; NAND flash
  138. ;=================
  139. NFCONF      EQU  0x4e000000     ;NAND Flash configuration
  140. NFCMD       EQU  0x4e000004     ;NADD Flash command
  141. NFADDR      EQU  0x4e000008     ;NAND Flash address
  142. NFDATA      EQU  0x4e00000c     ;NAND Flash data
  143. NFSTAT      EQU  0x4e000010     ;NAND Flash operation status
  144. NFECC       EQU  0x4e000014     ;NAND Flash ECC
  147. ;=================
  148. ; UART
  149. ;=================
  150. ULCON0       EQU  0x50000000    ;UART 0 Line control
  151. UCON0        EQU  0x50000004    ;UART 0 Control
  152. UFCON0       EQU  0x50000008    ;UART 0 FIFO control
  153. UMCON0       EQU  0x5000000c    ;UART 0 Modem control
  154. UTRSTAT0     EQU  0x50000010    ;UART 0 Tx/Rx status
  155. UERSTAT0     EQU  0x50000014    ;UART 0 Rx error status
  156. UFSTAT0      EQU  0x50000018    ;UART 0 FIFO status
  157. UMSTAT0      EQU  0x5000001c    ;UART 0 Modem status
  158. UBRDIV0      EQU  0x50000028    ;UART 0 Baud rate divisor
  160. ULCON1       EQU  0x50004000    ;UART 1 Line control
  161. UCON1        EQU  0x50004004    ;UART 1 Control
  162. UFCON1       EQU  0x50004008    ;UART 1 FIFO control
  163. UMCON1       EQU  0x5000400c    ;UART 1 Modem control
  164. UTRSTAT1     EQU  0x50004010    ;UART 1 Tx/Rx status
  165. UERSTAT1     EQU  0x50004014    ;UART 1 Rx error status
  166. UFSTAT1      EQU  0x50004018    ;UART 1 FIFO status
  167. UMSTAT1      EQU  0x5000401c    ;UART 1 Modem status
  168. UBRDIV1      EQU  0x50004028    ;UART 1 Baud rate divisor
  170. ULCON2       EQU  0x50008000    ;UART 2 Line control
  171. UCON2        EQU  0x50008004    ;UART 2 Control
  172. UFCON2       EQU  0x50008008    ;UART 2 FIFO control
  173. UMCON2       EQU  0x5000800c    ;UART 2 Modem control
  174. UTRSTAT2     EQU  0x50008010    ;UART 2 Tx/Rx status
  175. UERSTAT2     EQU  0x50008014    ;UART 2 Rx error status
  176. UFSTAT2      EQU  0x50008018    ;UART 2 FIFO status
  177. UMSTAT2      EQU  0x5000801c    ;UART 2 Modem status
  178. UBRDIV2      EQU  0x50008028    ;UART 2 Baud rate divisor
  180.         [ BIG_ENDIAN__
  181. UTXH0        EQU  0x50000023    ;UART 0 Transmission Hold
  182. URXH0        EQU  0x50000027    ;UART 0 Receive buffer
  183. UTXH1        EQU  0x50004023    ;UART 1 Transmission Hold
  184. URXH1        EQU  0x50004027    ;UART 1 Receive buffer
  185. UTXH2        EQU  0x50008023    ;UART 2 Transmission Hold
  186. URXH2        EQU  0x50008027    ;UART 2 Receive buffer
  188.         |                       ;Little Endian
  189. UTXH0        EQU  0x50000020    ;UART 0 Transmission Hold
  190. URXH0        EQU  0x50000024    ;UART 0 Receive buffer
  191. UTXH1        EQU  0x50004020    ;UART 1 Transmission Hold
  192. URXH1        EQU  0x50004024    ;UART 1 Receive buffer
  193. UTXH2        EQU  0x50008020    ;UART 2 Transmission Hold
  194. URXH2        EQU  0x50008024    ;UART 2 Receive buffer
  195.         ]
  198. ;=================
  199. ; PWM TIMER
  200. ;=================
  201. TCFG0    EQU  0x51000000        ;Timer 0 configuration
  202. TCFG1    EQU  0x51000004        ;Timer 1 configuration
  203. TCON     EQU  0x51000008        ;Timer control
  204. TCNTB0   EQU  0x5100000c        ;Timer count buffer 0
  205. TCMPB0   EQU  0x51000010        ;Timer compare buffer 0
  206. TCNTO0   EQU  0x51000014        ;Timer count observation 0
  207. TCNTB1   EQU  0x51000018        ;Timer count buffer 1
  208. TCMPB1   EQU  0x5100001c        ;Timer compare buffer 1
  209. TCNTO1   EQU  0x51000020        ;Timer count observation 1
  210. TCNTB2   EQU  0x51000024        ;Timer count buffer 2
  211. TCMPB2   EQU  0x51000028        ;Timer compare buffer 2
  212. TCNTO2   EQU  0x5100002c        ;Timer count observation 2
  213. TCNTB3   EQU  0x51000030        ;Timer count buffer 3
  214. TCMPB3   EQU  0x51000034        ;Timer compare buffer 3
  215. TCNTO3   EQU  0x51000038        ;Timer count observation 3
  216. TCNTB4   EQU  0x5100003c        ;Timer count buffer 4
  217. TCNTO4   EQU  0x51000040        ;Timer count observation 4
  220. ;=================
  221. ; USB DEVICE
  222. ;=================
  223.         [ BIG_ENDIAN__
  224. FUNC_ADDR_REG       EQU  0x52000143     ;Function address
  225. PWR_REG             EQU  0x52000147     ;Power management
  226. EP_INT_REG          EQU  0x5200014b     ;EP Interrupt pending and clear
  227. USB_INT_REG         EQU  0x5200015b     ;USB Interrupt pending and clear
  228. EP_INT_EN_REG       EQU  0x5200015f     ;Interrupt enable
  229. USB_INT_EN_REG      EQU  0x5200016f
  230. FRAME_NUM1_REG      EQU  0x52000173     ;Frame number lower byte
  231. FRAME_NUM2_REG      EQU  0x52000177     ;Frame number lower byte
  232. INDEX_REG           EQU  0x5200017b     ;Register index
  233. MAXP_REG            EQU  0x52000183     ;Endpoint max packet
  234. EP0_CSR             EQU  0x52000187     ;Endpoint 0 status
  235. IN_CSR1_REG         EQU  0x52000187     ;In endpoint control status
  236. IN_CSR2_REG         EQU  0x5200018b
  237. OUT_CSR1_REG        EQU  0x52000193     ;Out endpoint control status
  238. OUT_CSR2_REG        EQU  0x52000197
  239. OUT_FIFO_CNT1_REG   EQU  0x5200019b     ;Endpoint out write count
  240. OUT_FIFO_CNT2_REG   EQU  0x5200019f
  241. EP0_FIFO            EQU  0x520001c3     ;Endpoint 0 FIFO
  242. EP1_FIFO            EQU  0x520001c7     ;Endpoint 1 FIFO
  243. EP2_FIFO            EQU  0x520001cb     ;Endpoint 2 FIFO
  244. EP3_FIFO            EQU  0x520001cf     ;Endpoint 3 FIFO
  245. EP4_FIFO            EQU  0x520001d3     ;Endpoint 4 FIFO
  246. EP1_DMA_CON         EQU  0x52000203     ;EP1 DMA interface control
  247. EP1_DMA_UNIT        EQU  0x52000207     ;EP1 DMA Tx unit counter
  248. EP1_DMA_FIFO        EQU  0x5200020b     ;EP1 DMA Tx FIFO counter
  249. EP1_DMA_TTC_L       EQU  0x5200020f     ;EP1 DMA total Tx counter
  250. EP1_DMA_TTC_M       EQU  0x52000213
  251. EP1_DMA_TTC_H       EQU  0x52000217
  252. EP2_DMA_CON         EQU  0x5200021b     ;EP2 DMA interface control
  253. EP2_DMA_UNIT        EQU  0x5200021f     ;EP2 DMA Tx unit counter
  254. EP2_DMA_FIFO        EQU  0x52000223     ;EP2 DMA Tx FIFO counter
  255. EP2_DMA_TTC_L       EQU  0x52000227     ;EP2 DMA total Tx counter
  256. EP2_DMA_TTC_M       EQU  0x5200022b
  257. EP2_DMA_TTC_H       EQU  0x5200022f
  258. EP3_DMA_CON         EQU  0x52000243     ;EP3 DMA interface control
  259. EP3_DMA_UNIT        EQU  0x52000247     ;EP3 DMA Tx unit counter
  260. EP3_DMA_FIFO        EQU  0x5200024b     ;EP3 DMA Tx FIFO counter
  261. EP3_DMA_TTC_L       EQU  0x5200024f     ;EP3 DMA total Tx counter
  262. EP3_DMA_TTC_M       EQU  0x52000253
  263. EP3_DMA_TTC_H       EQU  0x52000257
  264. EP4_DMA_CON         EQU  0x5200025b     ;EP4 DMA interface control
  265. EP4_DMA_UNIT        EQU  0x5200025f     ;EP4 DMA Tx unit counter
  266. EP4_DMA_FIFO        EQU  0x52000263     ;EP4 DMA Tx FIFO counter
  267. EP4_DMA_TTC_L       EQU  0x52000267     ;EP4 DMA total Tx counter
  268. EP4_DMA_TTC_M       EQU  0x5200026b
  269. EP4_DMA_TTC_H       EQU  0x5200026f
  271.         |   ; Little Endian
  272. FUNC_ADDR_REG       EQU  0x52000140     ;Function address
  273. PWR_REG             EQU  0x52000144     ;Power management
  274. EP_INT_REG          EQU  0x52000148     ;EP Interrupt pending and clear
  275. USB_INT_REG         EQU  0x52000158     ;USB Interrupt pending and clear
  276. EP_INT_EN_REG       EQU  0x5200015c     ;Interrupt enable
  277. USB_INT_EN_REG      EQU  0x5200016c
  278. FRAME_NUM1_REG      EQU  0x52000170     ;Frame number lower byte
  279. FRAME_NUM2_REG      EQU  0x52000174     ;Frame number lower byte
  280. INDEX_REG           EQU  0x52000178     ;Register index
  281. MAXP_REG            EQU  0x52000180     ;Endpoint max packet
  282. EP0_CSR             EQU  0x52000184     ;Endpoint 0 status
  283. IN_CSR1_REG         EQU  0x52000184     ;In endpoint control status
  284. IN_CSR2_REG         EQU  0x52000188
  285. OUT_CSR1_REG        EQU  0x52000190     ;Out endpoint control status
  286. OUT_CSR2_REG        EQU  0x52000194
  287. OUT_FIFO_CNT1_REG   EQU  0x52000198     ;Endpoint out write count
  288. OUT_FIFO_CNT2_REG   EQU  0x5200019c
  289. EP0_FIFO            EQU  0x520001c0     ;Endpoint 0 FIFO
  290. EP1_FIFO            EQU  0x520001c4     ;Endpoint 1 FIFO
  291. EP2_FIFO            EQU  0x520001c8     ;Endpoint 2 FIFO
  292. EP3_FIFO            EQU  0x520001cc     ;Endpoint 3 FIFO
  293. EP4_FIFO            EQU  0x520001d0     ;Endpoint 4 FIFO
  294. EP1_DMA_CON         EQU  0x52000200     ;EP1 DMA interface control
  295. EP1_DMA_UNIT        EQU  0x52000204     ;EP1 DMA Tx unit counter
  296. EP1_DMA_FIFO        EQU  0x52000208     ;EP1 DMA Tx FIFO counter
  297. EP1_DMA_TTC_L       EQU  0x5200020c     ;EP1 DMA total Tx counter
  298. EP1_DMA_TTC_M       EQU  0x52000210
  299. EP1_DMA_TTC_H       EQU  0x52000214
  300. EP2_DMA_CON         EQU  0x52000218     ;EP2 DMA interface control
  301. EP2_DMA_UNIT        EQU  0x5200021c     ;EP2 DMA Tx unit counter
  302. EP2_DMA_FIFO        EQU  0x52000220     ;EP2 DMA Tx FIFO counter
  303. EP2_DMA_TTC_L       EQU  0x52000224     ;EP2 DMA total Tx counter
  304. EP2_DMA_TTC_M       EQU  0x52000228
  305. EP2_DMA_TTC_H       EQU  0x5200022c
  306. EP3_DMA_CON         EQU  0x52000240     ;EP3 DMA interface control
  307. EP3_DMA_UNIT        EQU  0x52000244     ;EP3 DMA Tx unit counter
  308. EP3_DMA_FIFO        EQU  0x52000248     ;EP3 DMA Tx FIFO counter
  309. EP3_DMA_TTC_L       EQU  0x5200024c     ;EP3 DMA total Tx counter
  310. EP3_DMA_TTC_M       EQU  0x52000250
  311. EP3_DMA_TTC_H       EQU  0x52000254
  312. EP4_DMA_CON         EQU  0x52000258     ;EP4 DMA interface control
  313. EP4_DMA_UNIT        EQU  0x5200025c     ;EP4 DMA Tx unit counter
  314. EP4_DMA_FIFO        EQU  0x52000260     ;EP4 DMA Tx FIFO counter
  315. EP4_DMA_TTC_L       EQU  0x52000264     ;EP4 DMA total Tx counter
  316. EP4_DMA_TTC_M       EQU  0x52000268
  317. EP4_DMA_TTC_H       EQU  0x5200026c
  318.         ]
  321. ;=================
  322. ; WATCH DOG TIMER
  323. ;=================
  324. WTCON     EQU  0x53000000       ;Watch-dog timer mode
  325. WTDAT     EQU  0x53000004       ;Watch-dog timer data
  326. WTCNT     EQU  0x53000008       ;Eatch-dog timer count
  329. ;=================
  330. ; IIC
  331. ;=================
  332. IICCON    EQU  0x54000000       ;IIC control
  333. IICSTAT   EQU  0x54000004       ;IIC status
  334. IICADD    EQU  0x54000008       ;IIC address
  335. IICDS     EQU  0x5400000c       ;IIC data shift
  338. ;=================
  339. ; IIS
  340. ;=================
  341. IISCON    EQU  0x55000000       ;IIS Control
  342. IISMOD    EQU  0x55000004       ;IIS Mode
  343. IISPSR    EQU  0x55000008       ;IIS Prescaler
  344. IISFCON   EQU  0x5500000c       ;IIS FIFO control
  346.         [ BIG_ENDIAN__
  347. IISFIFO    EQU  0x55000012       ;IIS FIFO entry
  348.         |                       ;Little Endian
  349. IISFIFO    EQU  0x55000010       ;IIS FIFO entry
  350.         ]
  353. ;=================
  354. ; I/O PORT 
  355. ;=================
  356. GPACON      EQU  0x56000000     ;Port A control
  357. GPADAT      EQU  0x56000004     ;Port A data
  358.                         
  359. GPBCON      EQU  0x56000010     ;Port B control
  360. GPBDAT      EQU  0x56000014     ;Port B data
  361. GPBUP       EQU  0x56000018     ;Pull-up control B
  362.                         
  363. GPCCON      EQU  0x56000020     ;Port C control
  364. GPCDAT      EQU  0x56000024     ;Port C data
  365. GPCUP       EQU  0x56000028     ;Pull-up control C
  366.                         
  367. GPDCON      EQU  0x56000030     ;Port D control
  368. GPDDAT      EQU  0x56000034     ;Port D data
  369. GPDUP       EQU  0x56000038     ;Pull-up control D
  370.                         
  371. GPECON      EQU  0x56000040     ;Port E control
  372. GPEDAT      EQU  0x56000044     ;Port E data
  373. GPEUP       EQU  0x56000048     ;Pull-up control E
  374.                         
  375. GPFCON      EQU  0x56000050     ;Port F control
  376. GPFDAT      EQU  0x56000054     ;Port F data
  377. GPFUP       EQU  0x56000058     ;Pull-up control F
  378.                         
  379. GPGCON      EQU  0x56000060     ;Port G control
  380. GPGDAT      EQU  0x56000064     ;Port G data
  381. GPGUP       EQU  0x56000068     ;Pull-up control G
  382.                         
  383. GPHCON      EQU  0x56000070     ;Port H control
  384. GPHDAT      EQU  0x56000074     ;Port H data
  385. GPHUP       EQU  0x56000078     ;Pull-up control H
  386.                         
  387. MISCCR      EQU  0x56000080     ;Miscellaneous control
  388. DCKCON      EQU  0x56000084     ;DCLK0/1 control
  389. EXTINT0     EQU  0x56000088     ;External interrupt control register 0
  390. EXTINT1     EQU  0x5600008c     ;External interrupt control register 1
  391. EXTINT2     EQU  0x56000090     ;External interrupt control register 2
  392. EINTFLT0    EQU  0x56000094     ;Reserved
  393. EINTFLT1    EQU  0x56000098     ;Reserved
  394. EINTFLT2    EQU  0x5600009c     ;External interrupt filter control register 2
  395. EINTFLT3    EQU  0x560000a0     ;External interrupt filter control register 3
  396. EINTMASK    EQU  0x560000a4     ;External interrupt mask
  397. EINTPEND    EQU  0x560000a8     ;External interrupt pending
  398. GSTATUS0    EQU  0x560000ac     ;External pin status
  399. GSTATUS1    EQU  0x560000b0     ;Chip ID(0x32410000)
  400. GSTATUS2    EQU  0x560000b4     ;Reset type
  401. GSTATUS3    EQU  0x560000b8     ;Saved data0(32-bit) before entering POWER_OFF mode 
  402. GSTATUS4    EQU  0x560000bc     ;Saved data1(32-bit) before entering POWER_OFF mode
  405. ;=================
  406. ; RTC
  407. ;=================
  408.         [ BIG_ENDIAN__
  409. RTCCON    EQU  0x57000043       ;RTC control
  410. TICNT     EQU  0x57000047       ;Tick time count
  411. RTCALM    EQU  0x57000053       ;RTC alarm control
  412. ALMSEC    EQU  0x57000057       ;Alarm second
  413. ALMMIN    EQU  0x5700005b       ;Alarm minute
  414. ALMHOUR   EQU  0x5700005f       ;Alarm Hour
  415. ALMDAY    EQU  0x57000063       ;Alarm day
  416. ALMMON    EQU  0x57000067       ;Alarm month
  417. ALMYEAR   EQU  0x5700006b       ;Alarm year
  418. RTCRST    EQU  0x5700006f       ;RTC round reset
  419. BCDSEC    EQU  0x57000073       ;BCD second
  420. BCDMIN    EQU  0x57000077       ;BCD minute
  421. BCDHOUR   EQU  0x5700007b       ;BCD hour
  422. BCDDAY    EQU  0x5700007f       ;BCD day
  423. BCDDATE   EQU  0x57000083       ;BCD date
  424. BCDMON    EQU  0x57000087       ;BCD month
  425. BCDYEAR   EQU  0x5700008b       ;BCD year
  427.         |                       ;Little Endian
  428. RTCCON    EQU  0x57000040       ;RTC control
  429. TICNT     EQU  0x57000044       ;Tick time count
  430. RTCALM    EQU  0x57000050       ;RTC alarm control
  431. ALMSEC    EQU  0x57000054       ;Alarm second
  432. ALMMIN    EQU  0x57000058       ;Alarm minute
  433. ALMHOUR   EQU  0x5700005c       ;Alarm Hour
  434. ALMDAY    EQU  0x57000060       ;Alarm day
  435. ALMMON    EQU  0x57000064       ;Alarm month
  436. ALMYEAR   EQU  0x57000068       ;Alarm year
  437. RTCRST    EQU  0x5700006c       ;RTC round reset
  438. BCDSEC    EQU  0x57000070       ;BCD second
  439. BCDMIN    EQU  0x57000074       ;BCD minute
  440. BCDHOUR   EQU  0x57000078       ;BCD hour
  441. BCDDAY    EQU  0x5700007c       ;BCD day
  442. BCDDATE   EQU  0x57000080       ;BCD date
  443. BCDMON    EQU  0x57000084       ;BCD month
  444. BCDYEAR   EQU  0x57000088       ;BCD year
  445.         ]                       ;RTC
  448. ;=================
  449. ; ADC
  450. ;=================
  451. ADCCON      EQU  0x58000000     ;ADC control
  452. ADCTSC      EQU  0x58000004     ;ADC touch screen control
  453. ADCDLY      EQU  0x58000008     ;ADC start or Interval Delay
  454. ADCDAT0     EQU  0x5800000c     ;ADC conversion data 0
  455. ADCDAT1     EQU  0x58000010     ;ADC conversion data 1                     
  458. ;=================                      
  459. ; SPI           
  460. ;=================
  461. SPCON0      EQU  0x59000000     ;SPI0 control
  462. SPSTA0      EQU  0x59000004     ;SPI0 status
  463. SPPIN0      EQU  0x59000008     ;SPI0 pin control
  464. SPPRE0      EQU  0x5900000c     ;SPI0 baud rate prescaler
  465. SPTDAT0     EQU  0x59000010     ;SPI0 Tx data
  466. SPRDAT0     EQU  0x59000014     ;SPI0 Rx data
  468. SPCON1      EQU  0x59000020     ;SPI1 control
  469. SPSTA1      EQU  0x59000024     ;SPI1 status
  470. SPPIN1      EQU  0x59000028     ;SPI1 pin control
  471. SPPRE1      EQU  0x5900002c     ;SPI1 baud rate prescaler
  472. SPTDAT1     EQU  0x59000030     ;SPI1 Tx data
  473. SPRDAT1     EQU  0x59000034     ;SPI1 Rx data
  475. ;=================
  476. ; SD Interface
  477. ;=================
  478. SDICON      EQU  0x5a000000     ;SDI control
  479. SDIPRE      EQU  0x5a000000     ;SDI baud rate prescaler
  480. SDICmdArg   EQU  0x5a000000     ;SDI command argument
  481. SDICmdCon   EQU  0x5a000000     ;SDI command control
  482. SDICmdSta   EQU  0x5a000000     ;SDI command status
  483. SDIRSP0     EQU  0x5a000000     ;SDI response 0
  484. SDIRSP1     EQU  0x5a000000     ;SDI response 1
  485. SDIRSP2     EQU  0x5a000000     ;SDI response 2
  486. SDIRSP3     EQU  0x5a000000     ;SDI response 3
  487. SDIDTimer   EQU  0x5a000000     ;SDI data/busy timer
  488. SDIBSize    EQU  0x5a000000     ;SDI block size
  489. SDIDatCon   EQU  0x5a000000     ;SDI data control
  490. SDIDatCnt   EQU  0x5a000000     ;SDI data remain counter
  491. SDIDatSta   EQU  0x5a000000     ;SDI data status
  492. SDIFSTA     EQU  0x5a000000     ;SDI FIFO status
  493. SDIIntMsk   EQU  0x5a000000     ;SDI interrupt mask
  495.         [ BIG_ENDIAN__
  496. SDIDAT      EQU  0x5a00003f     ;SDI data
  497.         |                       ;Little Endian
  498. SDIDAT      EQU  0x5a00003c     ;SDI data
  499.         ]                       ;SD Interface
  501.              
  502. ;=================
  503. ; ISR
  504. ;=================
  505. pISR_RESET     EQU  (_ISR_STARTADDRESS+0x0)
  506. pISR_UNDEF     EQU  (_ISR_STARTADDRESS+0x4)
  507. pISR_SWI       EQU  (_ISR_STARTADDRESS+0x8)
  508. pISR_PABORT    EQU  (_ISR_STARTADDRESS+0xc)
  509. pISR_DABORT    EQU  (_ISR_STARTADDRESS+0x10)
  510. pISR_RESERVED  EQU  (_ISR_STARTADDRESS+0x14)
  511. pISR_IRQ       EQU  (_ISR_STARTADDRESS+0x18)
  512. pISR_FIQ       EQU  (_ISR_STARTADDRESS+0x1c)
  514. pISR_EINT0     EQU  (_ISR_STARTADDRESS+0x20)
  515. pISR_EINT1     EQU  (_ISR_STARTADDRESS+0x24)
  516. pISR_EINT2     EQU  (_ISR_STARTADDRESS+0x28)
  517. pISR_EINT3     EQU  (_ISR_STARTADDRESS+0x2c)
  518. pISR_EINT4_7   EQU  (_ISR_STARTADDRESS+0x30)
  519. pISR_EINT8_23  EQU  (_ISR_STARTADDRESS+0x34)
  520. pISR_NOTUSED6  EQU  (_ISR_STARTADDRESS+0x38)
  521. pISR_BAT_FLT   EQU  (_ISR_STARTADDRESS+0x3c)
  522. pISR_TICK      EQU  (_ISR_STARTADDRESS+0x40)
  523. pISR_WDT_AC97  EQU  (_ISR_STARTADDRESS+0x44)
  524. pISR_TIMER0    EQU  (_ISR_STARTADDRESS+0x48)
  525. pISR_TIMER1    EQU  (_ISR_STARTADDRESS+0x4c)
  526. pISR_TIMER2    EQU  (_ISR_STARTADDRESS+0x50)
  527. pISR_TIMER3    EQU  (_ISR_STARTADDRESS+0x54)
  528. pISR_TIMER4    EQU  (_ISR_STARTADDRESS+0x58)
  529. pISR_UART2     EQU  (_ISR_STARTADDRESS+0x5c)
  530. pISR_LCD       EQU  (_ISR_STARTADDRESS+0x60)
  531. pISR_DMA0      EQU  (_ISR_STARTADDRESS+0x64)
  532. pISR_DMA1      EQU  (_ISR_STARTADDRESS+0x68)
  533. pISR_DMA2      EQU  (_ISR_STARTADDRESS+0x6c)
  534. pISR_DMA3      EQU  (_ISR_STARTADDRESS+0x70)
  535. pISR_SDI       EQU  (_ISR_STARTADDRESS+0x74)
  536. pISR_SPI0      EQU  (_ISR_STARTADDRESS+0x78)
  537. pISR_UART1     EQU  (_ISR_STARTADDRESS+0x7c)
  538. pISR_NOTUSED24 EQU  (_ISR_STARTADDRESS+0x80)
  539. pISR_USBD      EQU  (_ISR_STARTADDRESS+0x84)
  540. pISR_USBH      EQU  (_ISR_STARTADDRESS+0x88)
  541. pISR_IIC       EQU  (_ISR_STARTADDRESS+0x8c)
  542. pISR_UART0     EQU  (_ISR_STARTADDRESS+0x90)
  543. pISR_SPI1      EQU  (_ISR_STARTADDRESS+0x94)
  544. pISR_RTC       EQU  (_ISR_STARTADDRESS+0x98)
  545. pISR_ADC       EQU  (_ISR_STARTADDRESS+0xa0)
  548. ;=================
  549. ; PENDING BIT
  550. ;=================
  551. BIT_EINT0     EQU  (0x1)
  552. BIT_EINT1     EQU  (0x1<<1)
  553. BIT_EINT2     EQU  (0x1<<2)
  554. BIT_EINT3     EQU  (0x1<<3)
  555. BIT_EINT4_7   EQU  (0x1<<4)
  556. BIT_EINT8_23  EQU  (0x1<<5)
  557. BIT_NOTUSED6  EQU  (0x1<<6)
  558. BIT_BAT_FLT   EQU  (0x1<<7)
  559. BIT_TICK      EQU  (0x1<<8)
  560. BIT_WDT_AC97  EQU  (0x1<<9)
  561. BIT_TIMER0    EQU  (0x1<<10)
  562. BIT_TIMER1    EQU  (0x1<<11)
  563. BIT_TIMER2    EQU  (0x1<<12)
  564. BIT_TIMER3    EQU  (0x1<<13)
  565. BIT_TIMER4    EQU  (0x1<<14)
  566. BIT_UART2     EQU  (0x1<<15)
  567. BIT_LCD       EQU  (0x1<<16)
  568. BIT_DMA0      EQU  (0x1<<17)
  569. BIT_DMA1      EQU  (0x1<<18)
  570. BIT_DMA2      EQU  (0x1<<19)
  571. BIT_DMA3      EQU  (0x1<<20)
  572. BIT_SDI       EQU  (0x1<<21)
  573. BIT_SPI0      EQU  (0x1<<22)
  574. BIT_UART1     EQU  (0x1<<23)
  575. BIT_NOTUSED24 EQU  (0x1<<24)
  576. BIT_USBD      EQU  (0x1<<25)
  577. BIT_USBH      EQU  (0x1<<26)
  578. BIT_IIC       EQU  (0x1<<27)
  579. BIT_UART0     EQU  (0x1<<28)
  580. BIT_SPI1      EQU  (0x1<<29)
  581. BIT_RTC       EQU  (0x1<<30)
  582. BIT_ADC       EQU  (0x1<<31)
  583. BIT_ALLMSK    EQU  (0xffffffff)
  585.  END