开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > Windows CE > 查看源码
r3912.h
资源名称：SMDK2440.rar　[点击查看]
上传用户：qiulin1960
上传日期：2013-10-16
资源大小：2844k
文件大小：29k
源码类别：

Windows CE

开发平台：

Windows_Unix

r3912.h：源码内容
  1. /*++
  3. Copyright (c) 1996-2000 Microsoft Corporation.  All rights reserved.
  5. Module Name:
  7.     r3912.h
  9. Abstract:
  10.     I/O definition for R3912 processor internal registers.
  12. Environment:
  14.     Kernel mode (unmapped) only
  16. History:
  18. Note:
  19.    SHx base, MIPS R4100 base not supported.
  21.  --*/
  23. #ifndef _R3912_H_
  24. #define _R3912_H_
  26. /* Defines for Reference Platform control registers */
  28. #define R3912_SYSTEM_ASIC_REGS_BASE 0xb0c00000 // for kseg1
  29. #define R3912_PHYSICAL_ADDR_OFFSET  0x10c00000
  30. #define R3912_REGS_SIZE                 0x200
  31. /*
  32.    BIU Register
  33. */
  35. #define OFF_BIU_MEM_CONFIG0 0x000
  36. #define BIU_ENDCLKOUTTRI (1 << 30)
  37. #define BIU_DISDQMINIT (1 << 29)
  38. #define BIU_ENSDRAMPD (1 << 28)
  39. #define BIU_SHOWDINO (1 << 27)
  40. #define BIU_ENRMAP2 (1 << 26)
  41. #define BIU_ENRMAP1 (1 << 25)
  42. #define BIU_ENWRINPAGE (1 << 24)
  43. #define BIU_ENCS3USER (1 << 23)
  44. #define BIU_ENCS2USER (1 << 22)
  45. #define BIU_ENCS1USER (1 << 21)
  46. #define BIU_ENCS1DRAM (1 << 20)
  47. #define BIU_BANK1CONFMASK (3 << 18)
  48. #define BIU_BANK1CONF_16SDRAM (3 << 18) /* Bank 1 as 16 bit SDRAM */
  49. #define BIU_BANK1CONF_8SDRAM (2 << 18) /* Bank 1 as 8 bit SDRAM */
  50. #define BIU_BANK1CONF_32DRAM (1 << 18) /* Bank 1 as 32 bit DRAM/HDRAM */
  51. #define BIU_BANK1CONF_16DRAM (0 << 18) /* Bank 1 as 16 bit DRAM/HDRAM */
  52. #define BIU_BANK0CONFMASK (3 << 16)
  53. #define BIU_BANK0CONF_16SDRAM (3 << 16) /* Bank 1 as 16 bit SDRAM */
  54. #define BIU_BANK0CONF_8SDRAM (2 << 16) /* Bank 1 as 8 bit SDRAM */
  55. #define BIU_BANK0CONF_32DRAM (1 << 16) /* Bank 1 as 32 bit DRAM/HDRAM */
  56. #define BIU_BANK0CONF_16DRAM (0 << 16) /* Bank 1 as 16 bit DRAM/HDRAM */
  57. #define BIU_ROWSEL1MASK (3 << 14)
  58. #define BIU_ROWSEL1_TYPE1 (0 << 14) /* Row Address 18, 17:9 */
  59. #define BIU_ROWSEL1_TYPE2 (1 << 14) /* Row Address 22,18,20,19,17:9 */
  60. #define BIU_ROWSEL1_TYPE3 (2 << 14) /* Row Address 22,21,19,17:9 */
  61. #define BIU_ROWSEL1_TYPE4 (3 << 14) /* Row Address 23,21,19,17:9 */
  62. #define BIU_ROWSEL0MASK (3 << 12)
  63. #define BIU_ROWSEL0_TYPE1 (0 << 12) /* Row Address 18, 17:9 */
  64. #define BIU_ROWSEL0_TYPE2 (1 << 12) /* Row Address 22,18,20,19,17:9 */
  65. #define BIU_ROWSEL0_TYPE3 (2 << 12) /* Row Address 22,21,19,17:9 */
  66. #define BIU_ROWSEL0_TYPE4 (3 << 12) /* Row Address 23,21,19,17:9 */
  67. #define BIU_COLSEL1MASK (0xf << 8)
  68. #define BIU_COLSEL1_TYPE1 (0 << 8) /* Column Address 22,20,18,8:1 */
  69. #define BIU_COLSEL1_TYPE2 (1 << 8) /* Column Address 19,18,8:2 */
  70. #define BIU_COLSEL1_TYPE3 (2 << 8) /* Column Address 21,20,8:2 */
  71. #define BIU_COLSEL1_TYPE4 (3 << 8) /* Column Address 23,22,20,18,8:2 */
  72. #define BIU_COLSEL1_TYPE5 (4 << 8) /* Column Address 24,22,20,18,8:2 */
  73. #define BIU_COLSEL1_TYPE6 (5 << 8) /* Column Address 18,p,X,8:0 */
  74. #define BIU_COLSEL1_TYPE7 (6 << 8) /* Column Address 22,p,X,21,8:1 */
  75. #define BIU_COLSEL1_TYPE8 (7 << 8) /* Column Address 18,p,X,21,8:1 */
  76. #define BIU_COLSEL1_TYPE9 (8 << 8) /* Column Address 22,p,X,23,21,8:2 */
  77. #define BUI_COLSEL1_TYPE10 (9 << 8) /* Column Address 21,8:2 */
  79. #define BIU_COLSEL0MASK (0xf << 4)
  80. #define BIU_COLSEL0_TYPE1 (0 << 4) /* Column Address 22,20,18,8:1 */
  81. #define BIU_COLSEL0_TYPE2 (1 << 4) /* Column Address 19,18,8:2 */
  82. #define BIU_COLSEL0_TYPE3 (2 << 4) /* Column Address 21,20,8:2 */
  83. #define BIU_COLSEL0_TYPE4 (3 << 4) /* Column Address 23,22,20,18,8:2 */
  84. #define BIU_COLSEL0_TYPE5 (4 << 4) /* Column Address 24,22,20,18,8:2 */
  85. #define BIU_COLSEL0_TYPE6 (5 << 4) /* Column Address 18,p,X,8:0 */
  86. #define BIU_COLSEL0_TYPE7 (6 << 4) /* Column Address 22,p,X,21,8:1 */
  87. #define BIU_COLSEL0_TYPE8 (7 << 4) /* Column Address 18,p,X,21,8:1 */
  88. #define BIU_COLSEL0_TYPE9 (8 << 4) /* Column Address 22,p,X,23,21,8:2 */
  89. #define BIU_COLSEL0_TYPE10 (9 << 4) /* Column Address 21,8:2 */
  91. #define BIU_CS3SIZE (1 << 3)
  92. #define BIU_CS2SIZE (1 << 2)
  93. #define BIU_CS1SIZE (1 << 1)
  94. #define BIU_CS0SIZE 1
  96. #define OFF_BIU_MEM_CONFIG1 0x0004
  97. #define BIU_MCS3ACCVAL1MASK (0xf << 28)
  98. #define BIU_MCS3ACCVAL1(a) (((a) << 28) & BIU_MCS3ACCVAL1MASK)
  99. #define BIU_MCS3ACCVAL2MASK (0xf << 24)
  100. #define BIU_MCS3ACCVAL2(a) (((a) << 24) & BIU_MCS3ACCVAL2MASK)
  101. #define BIU_MCS2ACCVAL1MASK (0xf << 20)
  102. #define BIU_MCS2ACCVAL1(a) (((a) << 20) & BIU_MCS3ACCVAL1MASK)
  103. #define BIU_MCS2ACCVAL2MASK (0xf << 16)
  104. #define BIU_MCS2ACCVAL2(a) (((a) << 16) & BIU_MCS2ACCVAL2MASK)
  105. #define BIU_MCS1ACCVAL1MASK (0xf << 12)
  106. #define BIU_MCS1ACCVAL1(a) (((a) << 12) & BIU_MCS1ACCVAL1MASK)
  107. #define BIU_MCS1ACCVAL2MASK (0xf << 8)
  108. #define BIU_MCS1ACCVAL2(a) (((a) << 8) & BIU_MCS1ACCVAL2MASK)
  109. #define BIU_MCS0ACCVAL1MASK (0xf << 4)
  110. #define BIU_MCS0ACCVAL1(a) (((a) << 4) & BIU_MCS0ACCVAL1MASK)
  111. #define BIU_MCS0ACCVAL2MASK 0xf
  112. #define BIU_MCS0ACCVAL2(a) ((a) & BIU_MCS0ACCVAL2MASK)
  114. #define OFF_BIU_MEM_CONFIG2 0x0008
  115. #define BIU_CS3ACCVAL1MASK (0xf << 28)
  116. #define BIU_CS3ACCVAL1(a) (((a) << 28) & BIU_CS3ACCVAL1MASK)
  117. #define BIU_CS3ACCVAL2MASK (0xf << 24)
  118. #define BIU_CS3ACCVAL2(a) (((a) << 24) & BIU_CS3ACCVAL2MASK)
  119. #define BIU_CS2ACCVAL1MASK (0xf << 20)
  120. #define BIU_CS2ACCVAL1(a) (((a) << 20) & BIU_CS3ACCVAL1MASK)
  121. #define BIU_CS2ACCVAL2MASK (0xf << 16)
  122. #define BIU_CS2ACCVAL2(a) (((a) << 16) & BIU_CS2ACCVAL2MASK)
  123. #define BIU_CS1ACCVAL1MASK (0xf << 12)
  124. #define BIU_CS1ACCVAL1(a) (((a) << 12) & BIU_CS1ACCVAL1MASK)
  125. #define BIU_CS1ACCVAL2MASK (0xf << 8)
  126. #define BIU_CS1ACCVAL2(a) (((a) << 8) & BIU_CS1ACCVAL2MASK)
  127. #define BIU_CS0ACCVAL1MASK (0xf << 4)
  128. #define BIU_CS0ACCVAL1(a) (((a) << 4) & BIU_CS0ACCVAL1MASK)
  129. #define BIU_CS0ACCVAL2MASK 0xf
  130. #define BIU_CS0ACCVAL2(a) ((a) & BIU_CS0ACCVAL2MASK)
  132. #define OFF_BIU_MEM_CONFIG3 0x00c
  133. #define BIU_CARD2ACCVALMASK (0xf << 28)
  134. #define BIU_CARD2ACCVAL(a) (((a) << 28) & BIU_CARD2ACCVALMASK)
  135. #define BIU_CARD1ACCVALMASK (0xf << 24)
  136. #define BIU_CARD1ACCVAL(a) (((a) << 24) & BIU_CARD1ACCVALMASK)
  137. #define BIU_CARD2IOACCVALMASK (0xf << 20)
  138. #define BIU_CARD2IOACCVAL(a) (((a) << 20) & BIU_CARD2IOACCVALMASK)
  139. #define BIU_CARD1IOACCVALMASK (0xf << 16)
  140. #define BIU_CARD1IOACCVAL(a) (((a) << 16) & BIU_CARD1IOACCVALMASK)
  141. #define BIU_ENMCS3PAGE (1 << 15)
  142. #define BIU_ENMCS2PAGE (1 << 14)
  143. #define BIU_ENMCS1PAGE (1 << 13)
  144. #define BIU_ENMCS0PAGE (1 << 12)
  145. #define BIU_ENCS3PAGE (1 << 11)
  146. #define BIU_ENCS2PAGE (1 << 10)
  147. #define BIU_ENCS1PAGE (1 << 9)
  148. #define BIU_ENCS0PAGE (1 << 8)
  149. #define BIU_CARD2WAITEN (1 << 7)
  150. #define BIU_CARD1WAITEN (1 << 6)
  151. #define BIU_CARD2IOEN (1 << 5)
  152. #define BIU_CARD1IOEN (1 << 4)
  153. #define BIU_PORT8SEL (1 << 3)
  155. #define OFF_BIU_MEM_CONFIG4 0x010
  156. #define BIU_ENBANK1HDRAM (1 << 31)
  157. #define BIU_ENBANK0HDRAM (1 << 30)
  158. #define BIU_ENARB (1 << 29)
  159. #define BIU_DISSNOP (1 << 28)
  160. #define BIU_CLRWRBUSERRINT (1 << 27)
  161. #define BIU_ENBANK1OPT (1 << 26)
  162. #define BIU_ENBANK0OPT (1 << 25)
  163. #define BIU_ENWATCH (1 << 24)
  164. #define BIU_WATCHTIMEVALMASK (0xf << 20)
  165. #define BIU_WATCHTIMEVAL(a) (((a) << 20) & BIU_WATCHTIMEVALMASK)
  166. #define BIU_MEMPOWERDOWN (1 << 16)
  167. #define BIU_ENRFSH1 (1 << 15)
  168. #define BIU_ENRFSH0 (1 << 14)
  169. #define BIU_RFSHVAL1MASK (0x1f << 8)
  170. #define BIU_RFSHVAL1(a) (((a) << 8) & BIU_RFSHVAL1MASK)
  171. #define BIU_RFSHVAL2MASK 0x1f
  172. #define BIU_RFSHVAL2(a) ((a) & BIU_RFSHVAL2MASK)
  174. #define OFF_BIU_MEM_CONFIG5 0x014
  175. #define BIU_STARTVAL2MASK 0xfffffe00
  176. #define BIU_MASK2 0x0000000f
  178. #define OFF_BIU_MEM_CONFIG6 0x018
  179. #define BIU_STARTVAL1MASK 0xfffffe00
  180. #define BIU_MASK1 0x0000000f
  182. #define OFF_BIU_MEM_CONFIG7 0x01c
  183. #define BIU_RMAPADD2MASK 0xfffffe00
  185. #define OFF_BIU_MEM_CONFIG8 0x020
  186. #define BIU_RMAPADD1MASK 0xfffffe00
  188. /*
  189.    SIU Module
  190. */
  191. #ifdef INTERNAL_TEST
  192. #define OFF_SIU_TEST 0x1c8
  193. #define SIU_ENDMATEST (1 << 7)
  194. #define SIU_ENNOTIMETEST (1 << 6)
  195. #define SIU_DMATESTWRMASK (0x3f)
  196. #endif /* INTERNAL_TEST */
  198. /*
  199.   R3912 Clock Module 
  200. */
  202. #define OFF_CLOCK_CTL 0x1c0
  203. #define CLOCK_CHICLKDIVMASK 0xff000000
  204. #define CLOCK_CHICLKDIV(a) ((a) << 24)
  205. #define CLOCK_ENCLKTEST (1 << 23)
  206. #define CLOCK_TESTSELSIB (1 << 22)
  207. #define CLOCK_CHIMCLKSEL (1 << 21)
  208. #define CLOCK_CHICLKDIR (1 << 20)
  209. #define CLOCK_ENCHIMCLK (1 << 19)
  210. #define CLOCK_ENVIDCLK (1 << 18)
  211. #define CLOCK_ENMSUBCLK (1 << 17)
  212. #define CLOCK_ENSPICLK (1 << 16)
  213. #define CLOCK_ENTIMERCLK (1 << 15)
  214. #ifdef INTERNAL_TEST
  215. #define CLOCK_FASTTIMERCLK (1 << 14)
  216. #endif /* INTERNAL_TEST */
  217. #define CLOCK_SIBMCLKDIR (1 << 13)
  218. #define CLOCK_ENSIBMCLK (1 << 11)
  219. #define CLOCK_SIBMCLKDIVMASK 0x00000700
  220. #define CLOCK_SIBMCLKDIV(a) (((a) << 8) & CLOCK_SIBMCLKDIVMASK)
  221. #define CLOCK_ENCSERSEL (1 << 7)
  222. #define CLOCK_CSERDIVMASK 0x00000070
  223. #define CLOCK_CSERDIV(a) (((a) << 4) & CLOCK_CSERDIVMASK)
  224. #define CLOCK_ENCSERCLK (1 << 3)
  225. #define CLOCK_ENIRCLK (1 << 2)
  226. #define CLOCK_ENUARTACLK (1 << 1)
  227. #define CLOCK_ENUARTBCLK 1
  229. /*
  230.    CHI Module
  231. */
  232. #define OFF_CHI_CTL 0x1d8
  233. #define CHI_CHILOOP (1 << 29)
  234. #ifdef INTERNAL_TEST
  235. #define CHI_CHIENTEST (1 << 28)
  236. #endif /* INTERNAL_TEST */
  237. #define CHI_CHIFSDIR (1 << 27)
  238. #define CHI_CHIFSWIDEMASK (3 << 25)
  239. #define CHI_CHIFSWIDE_1BIT 0
  240. #define CHI_CHIFSWIDE_2BIT (1 << 25)
  241. #define CHI_CHIFSWIDE_1BYTE (2 << 25)
  242. #define CHI_CHIFSWIDE_NCHAN (3 << 25)
  243. #define CHI_CHINCHANMASK (0x1f << 20)
  244. #define CHI_CHINCHAN(a) (((a) << 20) & CHI_CHINCHANMASK)
  245. #define CHI_CHITXBOFFMASK (0xf << 16)
  246. #define CHI_CHITXBOFF(a) (((a) << 16) & CHI_CHITXBOFFMASK)
  247. #define CHI_CHIRXBOFFMASK (0xf << 12)
  248. #define CHI_CHIRXBOFF(a) (((a) << 12) & CHI_CHIRXBOFFMASK)
  249. #define CHI_TXMSBFIRST (1 << 11)
  250. #define CHI_RXMSBFIRST (1 << 10)
  251. #define CHI_CHIRXFSPOL (1 << 9)
  252. #define CHI_CHITXFSPOL (1 << 8)
  253. #define CHI_CHIRXEDGE (1 << 7)
  254. #define CHI_CHITXEDGE (1 << 6)
  255. #define CHI_CHIFSEDGE (1 << 5)
  256. #define CHI_CHITXFSEDGE (1 << 4)
  257. #define CHI_CHICLK2XMODE (1 << 3)
  258. #define CHI_CHIRXEN (1 << 2)
  259. #define CHI_CHITXEN (1 << 1)
  260. #define CHI_ENCHI 1
  262. #define OFF_CHI_PTREN 0x1dc
  263. #define CHI_CHITXPTRB3EN (1 << 31)
  264. #define CHI_CHITXPTRB2EN (1 << 30)
  265. #define CHI_CHITXPTRB1EN (1 << 29)
  266. #define CHI_CHITXPTRB0EN (1 << 28)
  267. #define CHI_CHITXPTRA3EN (1 << 27)
  268. #define CHI_CHITXPTRA2EN (1 << 26)
  269. #define CHI_CHITXPTRA1EN (1 << 25)
  270. #define CHI_CHITXPTRA0EN (1 << 24)
  271. #define CHI_CHIRXPTRB3EN (1 << 23)
  272. #define CHI_CHIRXPTRB2EN (1 << 22)
  273. #define CHI_CHIRXPTRB1EN (1 << 21)
  274. #define CHI_CHIRXPTRB0EN (1 << 20)
  275. #define CHI_CHIRXPTRA3EN (1 << 19)
  276. #define CHI_CHIRXPTRA2EN (1 << 18)
  277. #define CHI_CHIRXPTRA1EN (1 << 17)
  278. #define CHI_CHIRXPTRA0EN (1 << 16)
  280. #define OFF_CHI_RCVPTRA 0x1e0
  281. #define CHI_CHIRXPTRA3MASK (0xf << 24)
  282. #define CHI_CHIRXPTRA3(a) (((a) << 24) & CHI_CHIRXPTRA3MASK)
  283. #define CHI_CHIRXPTRA2MASK (0xf << 16)
  284. #define CHI_CHIRXPTRA2(a) (((a) << 16) & CHI_CHIRXPTRA2MASK)
  285. #define CHI_CHIRXPTRA1MASK (0xf << 8)
  286. #define CHI_CHIRXPTRA1(a) (((a) << 8) & CHI_CHIRXPTRA1MASK)
  287. #define CHI_CHIRXPTRA0MASK 0xf
  288. #define CHI_CHIRXPTRA0(a) ((a) & CHI_CHIRXPTRA0MASK)
  290. #define OFF_CHI_RCVPTRB 0x1e4
  291. #define CHI_CHIRXPTRB3MASK (0xf << 24)
  292. #define CHI_CHIRXPTRB3(a) (((a) << 24) & CHI_CHIRXPTRB3MASK)
  293. #define CHI_CHIRXPTRB2MASK (0xf << 16)
  294. #define CHI_CHIRXPTRB2(a) (((a) << 16) & CHI_CHIRXPTRB2MASK)
  295. #define CHI_CHIRXPTRB1MASK (0xf << 8)
  296. #define CHI_CHIRXPTRB1(a) (((a) << 8) & CHI_CHIRXPTRB1MASK)
  297. #define CHI_CHIRXPTRB0MASK 0xf
  298. #define CHI_CHIRXPTRB0(a) ((a) & CHI_CHIRXPTRB0MASK)
  300. #define OFF_CHI_TXPTRA 0x1e8
  301. #define CHI_CHITXPTRA3MASK (0xf << 24)
  302. #define CHI_CHITXPTRA3(a) (((a) << 24) & CHI_CHITXPTRA3MASK)
  303. #define CHI_CHITXPTRA2MASK (0xf << 16)
  304. #define CHI_CHITXPTRA2(a) (((a) << 16) & CHI_CHITXPTRA2MASK)
  305. #define CHI_CHITXPTRA1MASK (0xf << 8)
  306. #define CHI_CHITXPTRA1(a) (((a) << 8) & CHI_CHITXPTRA1MASK)
  307. #define CHI_CHITXPTRA0MASK 0xf
  308. #define CHI_CHITXPTRA0(a) ((a) & CHI_CHITXPTRA0MASK)
  310. #define OFF_CHI_TXPTRB 0x1ec
  311. #define CHI_CHITXPTRB3MASK (0xf << 24)
  312. #define CHI_CHITXPTRB3(a) (((a) << 24) & CHI_CHITXPTRB3MASK)
  313. #define CHI_CHITXPTRB2MASK (0xf << 16)
  314. #define CHI_CHITXPTRB2(a) (((a) << 16) & CHI_CHITXPTRB2MASK)
  315. #define CHI_CHITXPTRB1MASK (0xf << 8)
  316. #define CHI_CHITXPTRB1(a) (((a) << 8) & CHI_CHITXPTRB1MASK)
  317. #define CHI_CHITXPTRB0MASK 0xf
  318. #define CHI_CHITXPTRB0(a) ((a) & CHI_CHITXPTRB0MASK)
  320. #define OFF_CHI_SIZE 0x1f0
  321. #define CHI_CHIDMAPTRMASK 0x3ffc0000
  322. #define CHI_CHIDMAPTR(a) (((a) << 18) & CHI_CHIDMAPTR)
  323. #define CHI_CHIBUFF1TIME (1 << 15)
  324. #define CHI_CHIMALOOP (1 << 14)
  325. #define CHI_CHISIZEMASK 0x3ffc
  326. #define CHI_CHISIZE(a) (((a) << 2) & CHI_HISIZEMASK
  327. #define CHI_ENDMARXCHI (1 <<2)
  328. #define CHI_ENDMATXCHI 1
  330. #define OFF_CHIRXSTART 0x1f4
  331. #define CHI_RXSTARTMASK 0xfffffffc
  333. #define OFF_CHITXSTART 0x1f8
  334. #define CHI_TXSTARTMASK 0xfffffffc
  336. #define OFF_CHITXHOLD 0x1fc
  337. #define OFF_CHIRXHOLD 0x1fc
  339. /*
  340.    R3912 Interrupt Register
  341.  */
  342. #define OFF_INTR_STATUS1 0x100
  343. #define INTR_LCDINT (1 << 31)
  344. #define INTR_DFINT (1 << 30)
  345. #define INTR_CHI0_5INT (1 << 29)
  346. #define INTR_CHI1_0INT (1 << 28)
  347. #define INTR_CHIDMACNTINT (1 << 27)
  348. #define INTR_CHIININTA (1 << 26)
  349. #define INTR_CHIININTB (1 << 25)
  350. #define INTR_CHIACTINT (1 << 24)
  351. #define INTR_CHIERRINT (1 << 23)
  352. #define INTR_SND0_5INT (1 << 22)
  353. #define INTR_SND1_0TINT (1 << 21)
  354. #define INTR_TEL0_5INT (1 << 20)
  355. #define INTR_TEL1_0TINT (1 << 19)
  356. #define INTR_SNDDMACNTINT (1 << 18)
  357. #define INTR_TELDMACNTINT (1 << 17)
  358. #define INTR_LSNDCLIPINT (1 << 16)
  359. #define INTR_RSNDCLIPINT (1 << 15)
  360. #define INTR_VALSNDPOSINT (1 << 14)
  361. #define INTR_VALSNDNEGINT (1 << 13)
  362. #define INTR_VALTELPOSINT (1 << 12)
  363. #define INTR_VALTELNEGINT (1 << 11)
  364. #define INTR_SNDININT (1 << 10)
  365. #define INTR_TELININT (1 << 9)
  366. #define INTR_SIBSF0INT (1 << 8)
  367. #define INTR_SIBSF1INT (1 << 7)
  368. #define INTR_SIBIRQPOSINT (1 << 6)
  369. #define INTR_SIBIRQNEGINT (1 << 5)
  371. #define OFF_INTR_STATUS2 0x104
  372. #define INTR_UARTARXINT (1 << 31)
  373. #define INTR_UARTARXOVERRUNINT (1 << 30)
  374. #define INTR_UARTAFRAMEERRINT (1 << 29)
  375. #define INTR_UARTABREAKINT (1 << 28)
  376. #define INTR_UARTAPARITYERRINT (1 << 27)
  377. #define INTR_UARTATXINT (1 << 26)
  378. #define INTR_UARTATXOVERRUNINT (1 << 25)
  379. #define INTR_UARTAEMPTYINT (1 << 24)
  380. #define INTR_UARTADMAFULLINT (1 << 23)
  381. #define INTR_UARTADMAHALFINT (1 << 22)
  382. #define INTR_UARTBRXINT (1 << 21)
  383. #define INTR_UARTBRXOVERRUNINT (1 << 20)
  384. #define INTR_UARTBFRAMEERRINT (1 << 19)
  385. #define INTR_UARTBBREAKINT (1 << 18)
  386. #define INTR_UARTBPARITYERRINT (1 << 17)
  387. #define INTR_UARTBTXINT (1 << 16)
  388. #define INTR_UARTBTXOVERRUNINT (1 << 15)
  389. #define INTR_UARTBEMPTYINT (1 << 14)
  390. #define INTR_UARTBDMAFULLINT (1 << 13)
  391. #define INTR_UARTBDMAHALFINT (1 << 12)
  392. #define INTR_MBUSTXBUFAVAILINT (1 << 11)
  393. #define INTR_MBUSTXERRINT (1 << 10)
  394. #define INTR_MBUSEMPTYINT (1 << 9)
  395. #define INTR_MBUSRXBUFAVAILINT (1 << 8)
  396. #define INTR_MBUSRXERRINT (1 << 7)
  397. #define INTR_MBUSDETINT (1 << 6)
  398. #define INTR_MBUSDMAFULLINT (1 << 5)
  399. #define INTR_MBUSDMAHALFINT (1 << 4)
  400. #define INTR_MBUSPOSINT (1 << 3)
  401. #define INTR_MBUSNEGINT (1 << 2)
  403. #define OFF_INTR_STATUS3 0x108
  404. #define INTR_MFIOPOSINT(a) (1 << (a))
  406. #define OFF_INTR_STATUS4 0x10c
  407. #define INTR_MFIONEGINT(a) (1 << (a))
  409. #define OFF_INTR_STATUS5 0x110
  410. #define INTR_RTCINT (1 << 31)
  411. #define INTR_ALARMINT (1 << 30)
  412. #define INTR_PREINT (1 << 29)
  413. #define INTR_STPTIMERINT (1 << 28)
  414. #define INTR_POSPWRINT (1 << 27)
  415. #define INTR_NEGPWRINT (1 << 26)
  416. #define INTR_POSPWROKINT (1 << 25)
  417. #define INTR_NEGPWROKINT (1 << 24)
  418. #define INTR_POSONBUTNINT (1 << 23)
  419. #define INTR_NEGONBUTNINT (1 << 22)
  420. #define INTR_SPIBUFAVAILINT (1 << 21)
  421. #define INTR_SPIERRINT (1 << 20)
  422. #define INTR_SPIRCVINT (1 << 19)
  423. #define INTR_SPIEMPTYINT (1 << 18)
  424. #define INTR_IRCONSMINT (1 << 17)
  425. #define INTR_CARSTINT (1 << 16)
  426. #define INTR_POSCARINT (1 << 15)
  427. #define INTR_NEGCARINT (1 << 14)
  428. #define INTR_IOPOSINT(a) (1 << ((a) + 7))
  429. #define INTR_IONEGINT(a) (1 << (a))
  431. #define OFF_INTR_STATUS6 0x114
  432. #define INTR_IRQHIGH (1 << 31)
  433. #define INTR_IRQLOW (1 << 30)
  434. #define INTR_INTVECTMASK 0x0000003c
  435. #define INTR_INTVECT(a) (((a) << 2) & INTR_INTVECTMASK)
  436. #define INTR_INTPRIO(status6) ((status6 & INTR_INTVECTMASK) >> 2)
  438. #define OFF_INTR_CLEAR1 0x100
  439. #define OFF_INTR_CLEAR2 0x104
  440. #define OFF_INTR_CLEAR3 0x108
  441. #define OFF_INTR_CLEAR4 0x10c
  442. #define OFF_INTR_CLEAR5 0x110
  444. #define OFF_INTR_ENABLE1 0x118
  445. #define OFF_INTR_ENABLE2 0x11c
  446. #define OFF_INTR_ENABLE3 0x120
  447. #define OFF_INTR_ENABLE4 0x124
  448. #define OFF_INTR_ENABLE5 0x128
  450. #define OFF_INTR_ENABLE6 0x12c
  451. #define INTR_GLOBALEN (1 << 18)
  452. #define INTR_IRQPRITEST (1 << 17)
  453. #define INTR_IRQTEST (1 << 16)
  454. #define INTR_PRIORITYMASKMASK 0x0000ffff
  455. #define INTR_PRIORITYMASK(a) ((1 << (a)) & INTR_PRIORITYMASKMASK)
  457. /* 
  458.   IO Module
  459. */
  460. #define OFF_IO_CTL 0x180
  461. #define IO_IODEBSELMASK 0x7f000000
  462. #define IO_IODEBSEL(a) (1 << ((a) + 24))
  463. #define IO_IODIRECMASK 0x007f0000
  464. #define IO_IODIREC(a) (1 << ((a) + 16))
  465. #define IO_IODIRECOUT(a) (1 << ((a) + 16))
  466. #define IO_IODIRECIN(a) 0
  467. #define IO_IODOUTMASK 0x00007f00
  468. #define IO_IODOUT(a) (1 << ((a) + 8))
  469. #define IO_IODINMASK 0x0000007f
  470. #define IO_IODIN(a) (1 << (a))
  472. #define OFF_IO_MFIOOUT 0x184
  473. #define IO_MFIOOUT(a) (1 << (a))
  475. #define OFF_IO_MFIODIREC 0x188
  476. #define IO_MFIODIRECOUT(a) (1 << (a))
  477. #define IO_MFIODIRECIN(a) 0
  479. #define OFF_IO_MFIOIN 0x18c
  480. #define IO_MFIOIN(a) (1 << (a))
  482. #define OFF_IO_MFIOSEL 0x190
  483. #define IO_MFIOSEL(a) (1 << (a))
  485. #define OFF_IO_IOPWRDN 0x194
  486. #define IO_IOPDMASK 0x0000007f
  487. #define IO_IOPD(a) ((1 << (a)) & IO_PDMASK)
  489. #define OFF_IO_MFIOPWRDN 0x198
  490. #define IO_MFIOPD(a) (1 << (a))
  492. /*
  493.   IR Module
  494. */
  496. #define OFF_IR_CTL1 0x0a0
  497. #define IR_CARDET (1 << 24)
  498. #define IR_BAUDVALMASK 0x00ff0000
  499. #define IR_BAUD(a) (((a) << 16) & IR_BAUDVALMASK)
  500. #ifdef INTERNAL_TEST
  501. #define IR_TESTIR (1 << 4)
  502. #endif
  503. #define IR_DTINVERT (1 << 3)
  504. #define IR_RXPWR (1 << 2)
  505. #define IR_ENSTATE (1 << 1)
  506. #define IR_ENCONSM 1
  508. #define OFF_IR_CTL2 0x0a4
  509. #define IR_PERMASK 0xff000000
  510. #define IR_PER(a) (((a) << 24) & IR_PERMASK)
  511. #define IR_ONTIMEMASK 0x00ff0000
  512. #define IR_ONTIME(a) (((a) << 16) & IR_ONTIMEMASK)
  513. #define IR_DELAYVALMASK 0x0000ff00
  514. #define IR_DELAYVAL(a) (((a) << 8) & IR_DELAYVALMASK)
  515. #define IR_WAITVALMASK 0x000000ff
  516. #define IR_WAITVAL(a) ((a) & IR_WAITVALMASK)
  518. #define OFF_IR_HOLD 0x0a8
  519. #define IR_TXHOLDMASK 0x0000ffff
  520. #define IR_TXHOLD(a) ((a) & IR_TXHOLDMASK)
  522. #define OFF_MAGICBUS_CTL1 0x0e0
  523. #define MAGICBUS_MBUSON (1 << 31)
  524. #define MAGICBUS_EMPTY (1 << 30)
  525. #define MAGICBUS_MBUSINT (1 << 29)
  526. #define MAGICBUS_ENDMARX (1 << 16)
  527. #define MAGICBUS_ENDMATX (1 << 15)
  528. #ifdef INTERNAL_TEST
  529. #define MAGICBUS_ENDMATEST (1 << 14)
  530. #endif
  531. #define MAGICBUS_ENDMALOOP (1 << 13)
  532. #define MAGICBUS_LOOPBACK (1 << 12)
  533. #define MAGICBUS_RCVPHAPOL (1 << 11)
  534. #define MAGICBUS_DTIDLE (1 << 10)
  535. #define MAGICBUS_ENBYTEWAIT (1 << 9)
  536. #define MAGICBUS_ENWORDWAIT (1 << 8)
  537. #define MAGICBUS_DETPHAPOL (1 << 7)
  538. #define MAGICBUS_DETCLKPOL (1 << 6)
  539. #define MAGICBUS_PHAPOL (1 << 5)
  540. #define MAGICBUS_CLKPOL (1 << 4)
  541. #define MAGICBUS_SLAVE (1 << 3)
  542. #define MAGICBUS_FSLAVE (1 << 2)
  543. #define MAGICBUS_LONG (1 << 1)
  544. #define MAGICBUS_ENMBUS 1
  546. #define OFF_MAGICBUS_CTL2 0x0e4
  547. #define MAGICBUS_DELAYVALMASK 0xff000000
  548. #define MAGICBUS_DELAYVAL(a) (((a) << 24) & MAGICBUS_DELAYVALMASK)
  549. #define MAGICBUS_BAUDRATEMASK 0x00ff0000
  550. #define MAGICBUS_BAUDRATE(a) (((a) << 16) & MAGICBUS_BAUDRATEMASK)
  552. #define OFF_MAGICBUS_DMACTL1 0x0e8
  553. #define MAGICBUS_DMASTARTVALMASK 0xfffffffc
  554. #define MAGICBUS_DMASTARTVAL(a) ((a) & MAGICBUS_DMASTARTVALMASK)
  556. #define OFF_MAGICBUS_DMACTL2 0x0ec
  557. #define MAGICBUS_DMALENGTHMASK 0x000ffffc
  558. #define MAGICBUS_DMALENGTH(a) ((a) & MAGICBUS_DMALENGTHMASK)
  560. #define OFF_MAGICBUS_DMACOUNT 0x0f0
  561. #define MAGICBUS_DMACOUNTMASK 0x000ffffc
  563. #define OFF_MAGICBUS_TXHOLD 0x0f8
  564. #define OFF_MAGICBUS_TXHOLD_SWAP 0x0f4
  566. #define OFF_MAGICBUS_RXHOLD 0x0f8
  568. /*
  569.   Power Management
  570. */
  571. #define OFF_POWER_CTL 0x1c4
  572. #define POWER_ONBUTN (1 << 31)
  573. #define POWER_PWRINT (1 << 30)
  574. #define POWER_PWROK (1 << 29)
  575. #define POWER_STPTIMERVALMASK 0x0000f000
  576. #define POWER_STPTIMERVAL(a) (((a) << 12) & POWER_STPTIMERVALMASK)
  577. #define POWER_ENSTPTIMER (1 << 11)
  578. #define POWER_ENFORCESHUTDOWN (1 << 10)
  579. #define POWER_FORCESHUTDOWN (1 << 9)
  580. #define POWER_FORCESHUTDOWNOCC (1 << 8)
  581. #define POWER_SELC2MS (1 << 7)
  582. #define POWER_BPDBVCC3 (1 << 5)
  583. #define POWER_STOPCPU (1 << 4)
  584. #define POWER_DBNCONBUTN (1 << 3)
  585. #define POWER_COLDSTART (1 << 2)
  586. #define POWER_PWRCS (1 << 1)
  587. #define POWER_VCCON (1 << 0)
  589. /*
  590.   SIB Module
  591. */
  592. #define OFF_SIB_SIZE 0x60
  593. #define SIB_SNDSIZEMASK 0x3ffc0000
  594. #define SIB_SNDSIZE(a) (((a) << 16) & SIB_SNDSIZEMASK)
  595. #define SIB_TELSIZEMASK 0x00003ffc
  596. #define SIB_TELSIZE(a) ((a) & SIB_TELSIZEMASK)
  598. #define OFF_SIB_SNDRXSTART 0x64
  599. #define SIB_SNDRXSTARTMASK 0xfffffffc
  600. #define SIB_SNDRXSTART ((a) & SIB_SNDRXSTARTMASK)
  602. #define OFF_SIB_SNDTXSTART 0x68
  603. #define SIB_SNDTXSTARTMASK 0xfffffffc
  604. #define SIB_SNDTXSTART ((a) & SIB_SNDRXSTARTMASK)
  606. #define OFF_SIB_TELRXSTART 0x6c
  607. #define SIB_TELRXSTARTMASK 0xfffffffc
  608. #define SIB_TELRXSTART ((a) & SIB_TELRXSTARTMASK)
  610. #define OFF_SIB_TELTXSTART 0x70
  611. #define SIB_TELTXSTARTMASK 0xfffffffc
  612. #define SIB_TELTXSTART ((a) & SIB_TELRXSTARTMASK)
  614. #define OFF_SIB_CTL 0x74
  615. #define SIB_SIBIRQ (1 << 31)
  616. #ifdef INTERNAL_TEST
  617. #define SIB_ENCNTTEST (1 << 30)
  618. #define SIB_ENDMATEST (1 << 29)
  619. #endif
  620. #define SIB_SNDMONO (1 << 28)
  621. #define SIB_RMONOSNDIN (1 << 27)
  622. #define SIB_SCLKDIVMASK (7 << 24)
  623. #define SIB_SCLKDIV(a) (((a) << 24) & SIBSCLKDIVMASK)
  624. #define SIB_TEL16 (1 << 23)
  625. #define SIB_TELFSDIVMASK 0x007f0000
  626. #define SIB_TELFSDIV(a) (((a) << 16) & SIB_TELFSDIVMASK)
  627. #define SIB_SND16 (1 << 15)
  628. #define SIB_SNDFSDIVMASK 0x00007f00
  629. #define SIB_SNDFSDIV(a) (((a) << 8) & SIB_SNDFSDIVMASK)
  630. #define SIB_SELTELSF1 (1 << 7)
  631. #define SIB_SELSNDSF1 (1 << 6)
  632. #define SIB_ENTEL (1 << 5)
  633. #define SIB_ENSND (1 << 4)
  634. #define SIB_SIBLOOP (1 << 3)
  635. #define SIB_ENSF1 (1 << 2)
  636. #define SIB_ENSF0 (1 << 1)
  637. #define SIB_ENSIB 1
  639. #define OFF_SIB_SNDTXHOLD 0x078
  640. #define OFF_SIB_SNDRXHOLD 0x078
  642. #define OFF_SIB_TELTXHOLD 0x07c
  643. #define OFF_SIB_TELRXHOLD 0x07c
  645. #define OFF_SIB_SF0AUX 0x80
  646. #define OFF_SIB_SF1AUX 0x84
  648. #define OFF_SIB_SF0TAT 0x88
  649. #define OFF_SIB_SF1TAT 0x8c
  651. #define OFF_SIB_DMACTL 0x90
  652. #define SIB_SNDBUFF1TIME (1 << 31)
  653. #define SIB_SNDDMALOOP (1 << 30)
  654. #define SIB_SNDDMAPTRMASK 0x3ffc0000
  655. #define SIB_ENDMARXSND (1 << 17)
  656. #define SIB_ENDMATXSND (1 << 16)
  657. #define SIB_TELBUFF1TIME (1 << 15)
  658. #define SIB_TELDMALOOP (1 << 14)
  659. #define SIB_TELDMAPTRMASK 0x00003ffc
  660. #define SIB_ENDMARXTEL (1 << 1)
  661. #define SIB_ENDMATXTEL 1
  663. /*
  664.   SPI Module
  665.  */
  666. #define OFF_SPI_CTL 0x160
  667. #define SPI_SPION (1 << 17)
  668. #define SPI_EMPTY (1 << 16)
  669. #define SPI_DELAYVALMASK 0x0000f000
  670. #define SPI_DELAYVAL(a) (((a) << 12) & SPI_DELAYVALMASK)
  671. #define SPI_BAUDRATEMASK 0x00000f00
  672. #define SPI_BAUDRATE(a) (((a) << 8) & SPI_BAUDRATEMASK)
  673. #define SPI_PHAPOL (1 << 5)
  674. #define SPI_CHKPOL (1 << 4)
  675. #define SPI_WORD (1 << 2)
  676. #define SPI_LSB (1 << 1)
  677. #define SPI_ENSPI 1
  679. #define OFF_SPI_TXDATA 0x164
  680. #define SPI_TXDATAMASK 0x0000ffff
  681. #define OFF_SPI_RXDATA 0x164
  682. #define SPI_RXDATAMASK 0x0000ffff
  684. /*
  685.    Timer
  686.  */
  687. /* RTC */
  688. #define OFF_RTC_RTCHI 0x140
  689. #define RTC_RTCHIMASK 0x000000ff
  690. #define OFF_RTC_RTCLOW 0x144
  691. /* Alarm */
  692. #define OFF_ALARM_ALARMHI 0x148
  693. #define ALARM_ALARMHIMASK 0x000000ff
  694. #define OFF_ALARM_ALARMLOW 0x14c
  695. /* Timer */
  696. #define OFF_TIMER_CTL 0x150
  697. #define TIMER_FREEZEPRE (1 << 7)
  698. #define TIMER_FREEZERTC (1 << 6)
  699. #define TIMER_FREEZETIMER (1 << 5)
  700. #define TIMER_ENPRETIMER (1 << 4)
  701. #define TIMER_RTCCLR (1 << 3)
  702. #define TIMER_TESTC8MS (1 << 2)
  703. #define TIMER_ENTESTCLK (1 << 1)
  704. #define TIMER_ENRTCTEST 1
  706. #define OFF_PERIODIC_TIMER 0x154
  707. #define PERIODIC_PRECNTMASK 0xffff0000
  708. #define PERIODIC_PRECNT(a) (((a) << 16) & PERIODIC_PRECNTMASK)
  709. #define PERIODIC_PREVALMASK 0x0000ffff
  710. #define PERIODIC_PREVAL(a) ((a) & PERIODIC_PREVALMASK)
  712. /*
  713. Serial Definition
  714. */
  715. #define OFF_UARTA_CTL1 0x0b0
  716. #define OFF_UARTB_CTL1 0x0c8
  718. #define UART_UARTON (1 << 31)
  719. #define UART_EMPTY (1 << 30)
  720. #define UART_PRXHOLDFULL (1 << 29)
  721. #define UART_RXHOLDFULL (1 << 28)
  722. #define UART_ENDMATX (1 << 15)
  723. #define UART_ENDMARX (1 << 14)
  724. #ifdef INTERNAL_TEST
  725. #define UART_TESTMODE (1 << 13)
  726. #endif
  727. #define UART_ENBREAKHALT (1 << 12)
  728. #define UART_ENDMATEST (1 << 11)
  729. #define UART_ENDMALOOP (1 << 10)
  730. #define UART_PULSEOPT2 (1 << 9)
  731. #define UART_PULSEOPT1 (1 << 8)
  732. #define UART_DTINVERT (1 << 7)
  733. #define UART_DISTXD (1 << 6)
  734. #define UART_TWOSTOP (1 << 5)
  735. #define UART_LOOPBACK (1 << 4)
  736. #define UART_BIT_7 (1 << 3)
  737. #define UART_EVENPARITY (1 << 2)
  738. #define UART_ENPARITY (1 << 1)
  739. #define UART_ENUART 1
  741. #define OFF_UARTA_CTL2 0x0b4
  742. #define OFF_UARTB_CTL2 0x0cc
  743. #define UART_BAUDMASK 0x000003ff // lower 10bits
  745. /*
  746.    Standart UART Values 
  747.    This comes from: baud rate = 3.6864MHz / ((BaudRate + 1) * 16)
  748. */
  749. #define UART_B38400 5
  750. #define UART_B19200 11
  751. #define UART_B9600 23
  752. #define UART_B4800 47
  753. #define UART_B2400 95
  754. #define UART_B1200 191
  755. #define UART_B600 383
  756. #define UART_B300 767
  758. #define OFF_UARTA_DMA_CTL1 0x0b8
  759. #define OFF_UARTB_DMA_CTL1 0x0d0
  760. #define UART_DMASTARTVALMASK 0xfffffffc
  762. #define OFF_UARTA_DMA_CTL2 0x0bc
  763. #define OFF_UARTB_DMA_CTL2 0x0d4
  764. #define OFF_UARTA_DMA_COUNT 0x0c0
  765. #define OFF_UARTB_DMA_COUNT 0x0d8
  766. #define UART_DMALENGTHMASK 0x0000ffff
  768. #define OFF_UARTA_TXDATA 0x0c4 /* Write Only */
  769. #define OFF_UARTB_TXDATA 0x0dc /* Write Only */
  770. #define OFF_UARTA_RXDATA 0x0c4 /* Read Only */
  771. #define OFF_UARTB_RXDATA 0x0dc /* Read Only */
  772. #define UART_BREAK 0x00000100 /* send/received break */
  773. #define UART_TXDATAMASK 0x000000ff /* send data mask */
  774. #define UART_RXDATAMASK 0x000000ff /* receive data mask */
  776. /*
  777.    Video
  778.  */
  779. #define OFF_VIDEO_CTL1 0x28
  780. #define VIDEO_LINECNTMASK 0xffc00000
  781. #define VIDEO_LINECNT(a) (((a) << 22) & VIDEO_LINECNTMASK)
  782. #define VIDEO_LOADDLY (1 << 21)
  783. #define VIDEO_BAUDVALMASK 0x000f0000
  784. #define VIDEO_BAUDVAL(a) (((a) << 16) & VIDEO_BAUDVALMASK)
  785. #define VIDEO_VIDDONEVALMASK 0x0000fe00
  786. #define VIDEO_VIDDONEVAL (((a) << 9) & VIDEO_DONEVALMASK)
  787. #define VIDEO_ENFREEZEFRAME (1 << 8)
  788. #define VIDEO_BITSELMASK 0x000000c0
  789. #define VIDEO_BITSEL(a) (((a) << 6) & VIDEO_BITSEL)
  790. #define VIDEO_DISPSPLIT (1 << 5)
  791. #define VIDEO_DISP8 (1 << 4)
  792. #define VIDEO_DFMODE (1 << 3)
  793. #define VIDEO_INVVID (1 << 2)
  794. #define VIDEO_DISPON (1 << 1)
  795. #define VIDEO_ENVID 1
  797. #define OFF_VIDEO_CTL2 0x2c
  798. #define VIDEO_VIDRATEMASK 0xffc00000
  799. #define VIDEO_VIDRATE(a) (((a) << 22) & VIDEO_VIDRATEMASK)
  800. #define VIDEO_HORZVALMASK 0x001ff000
  801. #define VIDEO_HORZVAL(a) (((a) << 12) & VIDEO_HORZVALMASK)
  802. #define VIDEO_LINEVALMASK 0x000003ff
  803. #define VIDEO_LINEVAL(a) ((a) & VIDEO_LINEVALMASK)
  805. #define OFF_VIDEO_CTL3 0x30
  806. #define VIDEO_VIDBANKMASK 0xfff00000
  807. #define VIDEO_VIDBANK(a) ((a) & VIDEO_VIDBANKMASK)
  808. #define VIDEO_VIDBASEHIMASK 0x000ffff0
  809. #define VIDEO_VIDBASEHI(a) ((a) & VIDEO_VIDBASEHIMASK)
  811. #define OFF_VIDEO_CTL4 0x34
  812. #define VIDEO_DFVALMASK 0xff000000
  813. #define VIDEO_DFVAL(a) (((a) << 24) & VIDEO_DFVALMASK)
  814. #define VIDEO_FRAMEMASKVALMASK 0x00f00000
  815. #define VIDEO_FRAMEMASKVAL(a) (((a) << 20) & VIDEO_FRAMEMASKVALMASK)
  816. #define VIDEO_VIDBASELOMASK 0x000ffff0
  817. #define VIDEO_VIDBASELO(a) ((a) & VIDEO_VIDBASELOMASK)
  819. #define OFF_VIDEO_CTL5 0x38
  821. #define OFF_VIDEO_CTL6 0x3c
  823. #define OFF_VIDEO_CTL7 0x40
  824. #define VIDEO_BLUESELMASK 0x0000ffff
  825. #define VIDEO_BLUESEL(a) ((a) & VIDEO_BLUESEL)
  827. #define OFF_VIDEO_CTL8 0x44
  828. #define VIDEO_PAT2_3MASK 0x00000fff
  829. #define VIDEO_PAT2_3(a) ((a) & VIDEO_PAT2_3)
  831. #define OFF_VIDEO_CTL9 0x48
  832. #define VIDEO_PAT3_4MASK 0xffff0000
  833. #define VIDEO_PAT3_4(a) (((a) << 16) & VIDEO_PAT3_4)
  834. #define VIDEO_PAT2_4MASK 0x0000ffff
  835. #define VIDEO_PAT2_4(a) ((a) & VIDEO_PAT2_4MASK)
  837. #define OFF_VIDEO_CTL10 0x4c
  838. #define VIDEO_PAT4_5MASK 0x000fffff
  839. #define VIDEO_PAT4_5(a) ((a) & VIDEO_PAT4_5)
  841. #define OFF_VIDEO_CTL11 0x50
  842. #define VIDEO_PAT3_5MASK 0x000fffff
  843. #define VIDEO_PAT3_5(a) ((a) & VIDEO_PAT3_5)
  845. #define OFF_VIDEO_CTL12 0x54
  846. #define VIDEO_PAT6_7MASK 0x0fffffff
  847. #define VIDEO_PAT6_7(a) ((a) & VIDEO_PAT6_7)
  849. #define OFF_VIDEO_CTL13 0x58
  850. #define VIDEO_PAT5_7MASK 0x0fffffff
  851. #define VIDEO_PAT5_7(a) ((a) & VIDEO_PAT5_7)
  852.  
  853. #define OFF_VIDEO_CTL14 0x5c
  854. #define VIDEO_PAT4_7MASK 0x0fffffff
  855. #define VIDEO_PAT4_7(a) ((a) & VIDEO_PAT4_7)
  857. /*
  858.   Register Access Macros..
  859. */
  861. #define READ_REGISTER_ULONG(reg) (*(volatile unsigned long * const)(reg))
  862. #define WRITE_REGISTER_ULONG(reg, val) (*(volatile unsigned long * const)(reg)) = (val)
  863. #define READ_REGISTER_USHORT(reg) (*(volatile unsigned short * const)(reg))
  864. #define WRITE_REGISTER_USHORT(reg, val) (*(volatile unsigned short * const)(reg)) = (val)
  865. #define READ_REGISTER_UCHAR(reg) (*(volatile unsigned char * const)(reg))
  866. #define WRITE_REGISTER_UCHAR(reg, val) (*(volatile unsigned char * const)(reg)) = (val)
  868. #define R3REG(base, id)   (*(volatile ULONG *)((base)+(id)))
  870. #endif /* _R3912_H_ */