开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > Windows CE > 查看源码
mpc821.h
资源名称：SMDK2440.rar　[点击查看]
上传用户：qiulin1960
上传日期：2013-10-16
资源大小：2844k
文件大小：39k
源码类别：

Windows CE

开发平台：

Windows_Unix

mpc821.h：源码内容
  1. // Copyright (c) 1999-2000 Microsoft Corporation.  All rights reserved.
  2. /*
  3.  * Definitions of the parameter area RAM.
  4.  * Note that different structures are overlaid
  5.  * at the same offsets for the different modes
  6.  * of operation.
  7.  *
  8.  */
  11. #ifndef ASM_ONLY
  13. /***************************************************************
  14.   Declare smc_regs structure outside of PDA to enable external 
  15.   use in drivers.
  16. ***************************************************************/
  18. struct smc_regs {
  19. volatile unsigned short smc_smcmr; /* SMC mode reg */
  20. volatile unsigned char RESERVED34[0x2]; /* Reserved area */
  22. volatile unsigned char RESERVED35; /* Reserved area */
  23. volatile unsigned char smc_smce; /* SMC event reg */
  25. volatile unsigned char RESERVED36[0x3]; /* Reserved area */
  26. volatile unsigned char smc_smcm; /* SMC mask reg */
  28. volatile unsigned char RESERVED37[0x6]; /* Reserved area */
  29. };
  31. /*****************************************************************
  32. HDLC parameter RAM
  33. *****************************************************************/
  35. struct hdlc_pram {
  36. /*
  37.  * SCC parameter RAM
  38.  */
  39. unsigned short tbase; /* TX BD base address */
  40. unsigned short rbase; /* RX BD base address */
  41. unsigned short mrblr; /* Rx buffer length */
  42. unsigned char tfcr; /* Tx function code */
  43. unsigned char rfcr; /* Rx function code */
  44. unsigned long rstate; /* Rx internal state */
  45. unsigned long rptr; /* Rx internal data pointer */
  46. unsigned short rcount; /* Rx internal byte count */
  47. unsigned short rbptr; /* rb BD Pointer */
  48. unsigned long rtemp; /* Rx temp */
  49. unsigned long tstate; /* Tx internal state */
  50. unsigned long tptr; /* Tx internal data pointer */
  51. unsigned short tcount; /* Tx byte count */
  52. unsigned short tbptr; /* Tx BD pointer */
  53. unsigned long ttemp; /* Tx temp */
  54. unsigned long rcrc; /* temp receive CRC */
  55. unsigned long tcrc; /* temp transmit CRC */
  57. /*
  58.  * HDLC specific parameter RAM
  59.  */
  60. unsigned char RESERVED1[4]; /* Reserved area */
  61. unsigned long c_mask; /* CRC constant */
  62. unsigned long c_pres; /* CRC preset */
  63. unsigned short crcec; /* CRC error counter */
  64. unsigned short disfc; /* discarded frame counter */
  65. unsigned short nmarc; /* nonmatching address rx cnt */
  66. unsigned short abtsc; /* abort sequence counter */
  67. unsigned short mflr; /* maximum frame length reg */
  68. unsigned short retrc; /* frame retransmission cnt */
  69. unsigned short rfthr; /* received frames threshold */
  70. unsigned short max_cnt; /* maximum length counter */
  71. unsigned short hmask; /* user defined frm addr mask */
  72. unsigned short rfcnt; /* received frames count */
  73. unsigned short haddr2;     /* user defined frm address 2 */
  74. unsigned short haddr1;     /* user defined frm address 1 */
  75. unsigned short haddr4;     /* user defined frm address 4 */
  76. unsigned short haddr3;     /* user defined frm address 3 */
  77. unsigned short tmp_mb;     /* temp */
  78. unsigned short tmp;     /* temp */
  79. };
  82. /*****************************************************************
  83. ASYNC HDLC parameter RAM
  84. *****************************************************************/
  86. struct async_hdlc_pram {
  87. /*
  88.  * SCC parameter RAM
  89.  */
  90. unsigned short tbase; /* TX BD base address */
  91. unsigned short rbase; /* RX BD base address */
  92. unsigned short mrblr; /* Rx buffer length */
  93. unsigned char tfcr; /* Tx function code */
  94. unsigned char rfcr; /* Rx function code */
  95. unsigned long rstate; /* Rx internal state */
  96. unsigned long rptr; /* Rx internal data pointer */
  97. unsigned short rcount; /* Rx internal byte count */
  98. unsigned short rbptr; /* rb BD Pointer */
  99. unsigned long rtemp; /* Rx temp */
  100. unsigned long tstate; /* Tx internal state */
  101. unsigned long tptr; /* Tx internal data pointer */
  102. unsigned short tcount; /* Tx byte count */
  103. unsigned short tbptr; /* Tx BD pointer */
  104. unsigned long ttemp; /* Tx temp */
  105. unsigned long rcrc; /* temp receive CRC */
  106. unsigned long tcrc; /* temp transmit CRC */
  108. /*
  109.  * ASYNC HDLC specific parameter RAM
  110.  */
  111. unsigned char RESERVED1[4]; /* Reserved area */
  112. unsigned long c_mask; /* CRC constant */
  113. unsigned long c_pres; /* CRC preset */
  114. unsigned short eof; /* end of flag character */
  115. unsigned short bof; /* begining of flag character */
  116. unsigned char RESERVED2a[2]; /* Reserved area */
  117. unsigned short esc; /* control escape character */
  118. unsigned short zero; /* zero */
  119. unsigned char RESERVED2b[2]; /* Reserved area */
  120. unsigned short rfthr; /* received frames threshold */
  121. unsigned char RESERVED3[2]; /* Reserved area */
  122. unsigned char RESERVED4[4]; /* Reserved area */
  123. unsigned long txctl_tbl; /* Tx ctl char mapping table */
  124. unsigned long rxctl_tbl; /* Rx ctl char mapping table */
  125. unsigned short nof; /* Number of opening flags */
  126. };
  129. /*****************************************************************
  130. UART parameter RAM
  131. *****************************************************************/
  133. /*
  134.  * bits in uart control characters table
  135.  */
  136. #define CC_INVALID 0x8000 /* control character is valid */
  137. #define CC_REJ 0x4000 /* don't store char in buffer */
  138. #define CC_CHAR 0x00ff /* control character */
  140. /* UART */
  141. struct uart_pram {
  142. /*
  143.  * SCC parameter RAM
  144.  */
  145.   unsigned short  tbase;      /* TX BD base address */
  146.   unsigned short  rbase;      /* RX BD base address */
  147.   unsigned short  mrblr;      /* Rx buffer length */
  148.   unsigned char   tfcr;       /* Tx function code */
  149.   unsigned char   rfcr;       /* Rx function code */
  150.   unsigned long   rstate;     /* Rx internal state */
  151.   unsigned long   rptr;       /* Rx internal data pointer */
  152.   unsigned short  rcount;     /* Rx internal byte count */
  153.   unsigned short  rbptr;      /* rb BD Pointer */
  154.   unsigned long   rx_temp;    /* Rx temp */
  155.   unsigned long   tstate;     /* Tx internal state */
  156.   unsigned long   tptr;       /* Tx internal data pointer */
  157.   unsigned short  tcount;     /* Tx byte count */
  158.   unsigned short  tbptr;      /* Tx BD pointer */
  159.   unsigned long   ttemp;      /* Tx temp */
  160.   unsigned long   rcrc;       /* temp receive CRC */
  161.   unsigned long   tcrc;       /* temp transmit CRC */
  163.   /*
  164.    * UART specific parameter RAM
  165.    */
  166.   unsigned char   RESERVED1[8];   /* Reserved area */
  167.   unsigned short  idlc;       /* rx idle counter (internal) */
  168.   unsigned short  max_idl;    /* maximum idle characters */
  169.   unsigned short  parec;      /* Rx parity error counter */
  170.   unsigned short  brkcr;      /* break count register */
  171.   unsigned short  nosec;      /* Rx noise counter */
  172.   unsigned short  frmer;      /* Rx framing error counter */
  173.   unsigned short  brkln;      /* Reaceive break length */
  174.   unsigned short  brkec;      /* Rx break character counter */
  175.   unsigned short  uaddr2;     /* address character 2 */
  176.   unsigned short  uaddr1;     /* address character 1 */
  177.   unsigned short  toseq;      /* Tx out of sequence char */
  178.   unsigned short  rtemp;      /* temp storage */
  179.   unsigned short  cc[8];      /* Rx control characters */
  180.   unsigned short  rccr;       /* Rx control char register */
  181.   unsigned short  rccm;       /* Rx control char mask */
  182.   unsigned short  rlbc;       /* Receive last break char */
  183. };
  186. /*****************************************************************
  187. BISYNC parameter RAM
  188. *****************************************************************/
  190. struct bisync_pram {
  191. /*
  192.  * SCC parameter RAM
  193.  */
  194.     unsigned short  tbase;      /* TX BD base address */
  195.     unsigned short  rbase;      /* RX BD base address */
  196.     unsigned short  mrblr;      /* Rx buffer length */
  197.     unsigned char   tfcr;       /* Tx function code */
  198.     unsigned char   rfcr;       /* Rx function code */
  199.     unsigned long   rstate;     /* Rx internal state */
  200.     unsigned long   rptr;       /* Rx internal data pointer */
  201.     unsigned short  rcount;     /* Rx internal byte count */
  202.     unsigned short  rbptr;      /* rb BD Pointer */
  203.     unsigned long   rtemp;      /* Rx temp */
  204.     unsigned long   tstate;     /* Tx internal state */
  205.     unsigned long   tptr;       /* Tx internal data pointer */
  206.     unsigned short  tcount;     /* Tx byte count */
  207.     unsigned short  tbptr;      /* Tx BD pointer */
  208.     unsigned long   ttemp;      /* Tx temp */
  209.     unsigned long   rcrc;       /* temp receive CRC */
  210.     unsigned long   tcrc;       /* temp transmit CRC */
  212.     /*
  213.      * BISYNC specific parameter RAM
  214.      */
  215.     unsigned char   RESERVED1[4];   /* Reserved area */
  216.     unsigned long   crcc;       /* CRC Constant Temp Value */
  217.     unsigned short  ptcrc;      /* Preset Transmitter CRC-16/LRC */
  218.     unsigned short  prcrc;      /* Preset Receiver CRC-16/LRC */
  219.     unsigned short  bsync;      /* BISYNC SYNC Character */
  220.     unsigned short  parec;      /* Receive Parity Error Counter */
  221.     unsigned short  cc[2];      /* Rx control characters */
  222.     unsigned short  bdle;       /* BISYNC DLE Character */
  223.     unsigned short  cc1[4];     /* Rx control characters */
  224.     unsigned short  rccm;       /* Receive Control Character Mask */
  225.     unsigned short  cc2[2];     /* Rx control characters */
  226. };
  228. /*****************************************************************
  229. IOM2 parameter RAM
  230. (overlaid on tx bd[5] of SCC channel[2])
  231. *****************************************************************/
  232. struct iom2_pram {
  233. unsigned short monitor_data; /* monitor data */
  234. unsigned short ci_data; /* ci data */
  235. unsigned short rstate; /* receiver state */
  236. unsigned short tstate; /* transmitter state */
  237. };
  239. /*****************************************************************
  240. SPI/SMC parameter RAM
  241. (overlaid on tx bd[6,7] of SCC channel[2])
  242. *****************************************************************/
  244. #define SPI_R 0x8000 /* Ready bit in BD */
  246. struct spi_pram {
  247.     unsigned short  tbase;      /* Tx BD Base Address */
  248.     unsigned short  rbase;      /* Rx BD Base Address */
  249.     unsigned short  mrblr;      /* Rx buffer length */
  250.     unsigned char   tfcr;       /* Tx function code */
  251.     unsigned char   rfcr;       /* Rx function code */
  252.     unsigned long   rstate;     /* Rx internal state */
  253.     unsigned long   rptr;       /* Rx internal data pointer */
  254.     unsigned short  rcount;     /* Rx internal byte count */
  255.     unsigned short  rbptr;      /* rb BD Pointer */
  256.     unsigned long   rtemp;      /* Rx temp */
  257.     unsigned long   tstate;     /* Tx internal state */
  258.     unsigned long   tptr;       /* Tx internal data pointer */
  259.     unsigned short  tcount;     /* Tx byte count */
  260.     unsigned short  tbptr;      /* Tx BD pointer */
  261.     unsigned long   ttemp;      /* Tx temp */
  262. };
  264. typedef struct smc_uart_pram {
  265.     unsigned short  tbase;      /* Tx BD Base Address */
  266.     unsigned short  rbase;      /* Rx BD Base Address */
  267.     unsigned short  mrblr;      /* Rx buffer length */
  268.     unsigned char   tfcr;       /* Tx function code */
  269.     unsigned char   rfcr;       /* Rx function code */
  270.     unsigned long   rstate;     /* Rx internal state */
  271.     unsigned long   rptr;       /* Rx internal data pointer */
  272.     unsigned short  rcount;     /* Rx internal byte count */
  273.     unsigned short  rbptr;      /* rb BD Pointer */
  274.     unsigned long   rtemp;      /* Rx temp */
  275.     unsigned long   tstate;     /* Tx internal state */
  276.     unsigned long   tptr;       /* Tx internal data pointer */
  277.     unsigned short  tcount;     /* Tx byte count */
  278.     unsigned short  tbptr;      /* Tx BD pointer */
  279.     unsigned long   ttemp;      /* Tx temp */
  280.     unsigned short  idlc;       /* Temporary IDLE Counter */
  281.     unsigned short  max_idl;    /* Maximum IDLE Characters */
  282.     unsigned short  brkec;      /* Rx Break Condition Counter */
  283.     unsigned short  brkln;      /* Last Rx Break Length */
  284.     unsigned short  r_mask;     /* Temporary bit mask */
  285.     unsigned short  brkcr;      /* Break Count Register (Tx) */
  286. }smc_uart_pram;
  288. typedef struct smc_trnsp_pram {
  289.     unsigned short  tbase;      /* Tx BD Base Address */
  290.     unsigned short  rbase;      /* Rx BD Base Address */
  291.     unsigned short  mrblr;      /* Rx buffer length */
  292.     unsigned char   tfcr;       /* Tx function code */
  293.     unsigned char   rfcr;       /* Rx function code */
  294.     unsigned long   rstate;     /* Rx internal state */
  295.     unsigned long   rptr;       /* Rx internal data pointer */
  296.     unsigned short  rcount;     /* Rx internal byte count */
  297.     unsigned short  rbptr;      /* rb BD Pointer */
  298.     unsigned long   rtemp;      /* Rx temp */
  299.     unsigned long   tstate;     /* Tx internal state */
  300.     unsigned long   tptr;       /* Tx internal data pointer */
  301.     unsigned short  tcount;     /* Tx byte count */
  302.     unsigned short  tbptr;      /* Tx BD pointer */
  303.     unsigned long   ttemp;      /* Tx temp */
  304.     unsigned short  reserved[5];    /* Reserved */
  305. } smc_trnsp_pram;
  307. typedef struct centronics_pram {
  308.    unsigned short  tbase;      /* Tx BD Base Address */
  309.    unsigned short  rbase;      /* Rx BD Base Address */
  310.    unsigned short  mrblr;      /* Rx buffer length */
  311.    unsigned char   smask;      /* Status Mask */
  312.    unsigned char   fcr;        /* function code */
  313.    unsigned long   rstate;     /* Rx internal state */
  314.    unsigned long   rptr;       /* Rx internal data pointer */
  315.    unsigned short  rcount;     /* Rx internal byte count */
  316.    unsigned short  rbptr;      /* rb BD Pointer */
  317.    unsigned long   rtemp;      /* Rx temp */
  318.    unsigned long   tstate;     /* Tx internal state */
  319.    unsigned long   tptr;       /* Tx internal data pointer */
  320.    unsigned short  tcount;     /* Tx byte count */
  321.    unsigned short  tbptr;      /* Tx BD pointer */
  322.    unsigned long   ttemp;      /* Tx temp */
  323.    unsigned short  sl_cnt;     /* Silence Counter */
  324.    unsigned short  max_sl;     /* Maximum Silence period */
  325.    unsigned short  char2;      /* CONTROL char 2 */
  326.    unsigned short  char1;      /* CONTROL char 1 */
  327.    unsigned short  char4;      /* CONTROL char 4 */
  328.    unsigned short  char3;      /* CONTROL char 3 */
  329.    unsigned short  char6;      /* CONTROL char 6 */
  330.    unsigned short  char5;      /* CONTROL char 5 */
  331.    unsigned short  char8;      /* CONTROL char 8 */
  332.    unsigned short  char7;      /* CONTROL char 7 */
  333.    unsigned short  rccr;       /* Rx Char Control Register */
  334.    unsigned short  rccm;       /* Rx Control Char Mask */
  335. } centronics_pram;
  337. struct idma_pram {
  338. unsigned short ibptr; /* IDMA buffer descriptor pointer */
  339. unsigned short ibase; /* IDMA BD Base Address */
  340. unsigned long istate; /* IDMA internal state */
  341. unsigned long itemp; /* IDMA temp */
  342. };
  344. struct ethernet_pram {
  345. /*
  346.  * SCC parameter RAM
  347.  */
  348. unsigned short tbase; /* TX BD base address */
  349. unsigned short rbase; /* RX BD base address */
  350. unsigned short mrblr; /* Rx buffer length */
  351. unsigned char tfcr; /* Tx function code */
  352. unsigned char rfcr; /* Rx function code */
  353. unsigned long rstate; /* Rx internal state */
  354. unsigned long rptr; /* Rx internal data pointer */
  355. unsigned short rcount; /* Rx internal byte count */
  356. unsigned short rbptr; /* rb BD Pointer */
  357. unsigned long rtemp; /* Rx temp */
  358. unsigned long tstate; /* Tx internal state */
  359. unsigned long tptr; /* Tx internal data pointer */
  360. unsigned short tcount; /* Tx byte count */
  361. unsigned short tbptr; /* Tx BD pointer */
  362. unsigned long ttemp; /* Tx temp */
  363. unsigned long rcrc; /* temp receive CRC */
  364. unsigned long tcrc; /* temp transmit CRC */
  366. /*
  367.  * ETHERNET specific parameter RAM
  368.  */
  369. unsigned long c_pres; /* preset CRC */
  370. unsigned long c_mask; /* constant mask for CRC */
  371. unsigned long crcec; /* CRC error counter */
  372. unsigned long alec; /* alighnment error counter */
  373. unsigned long disfc; /* discard frame counter */
  374. unsigned short ret_lim; /* retry limit threshold */
  375. unsigned short pads; /* short frame PAD characters */
  376. unsigned short mflr; /* maximum frame length reg */
  377. unsigned short ret_cnt; /* retry limit counter */
  378. unsigned short maxd1; /* maximum DMA1 length reg */
  379. unsigned short minflr; /* minimum frame length reg */
  380. unsigned short maxd; /* rx max DMA */
  381. unsigned short maxd2; /* maximum DMA2 length reg */
  382. unsigned short max_b; /* max bd byte count */
  383. unsigned short dma_cnt; /* rx dma counter */
  384. unsigned short gaddr2; /* group address filter 2 */
  385. unsigned short gaddr1; /* group address filter 1 */
  386. unsigned short gaddr4; /* group address filter 4 */
  387. unsigned short gaddr3; /* group address filter 3 */
  388. unsigned long tbuf0_data0; /* save area 0 - current frm */
  389. unsigned long tbuf0_data1; /* save area 1 - current frm */
  390. unsigned long tbuf0_rba0;
  391. unsigned long tbuf0_crc;
  392. unsigned short paddr_h; /* physical address (MSB) */
  393. unsigned short tbuf0_bcnt;
  394. unsigned short paddr_l; /* physical address (LSB) */
  395. unsigned short paddr_m; /* physical address */
  396. unsigned short rfbd_ptr; /* rx first bd pointer */
  397. unsigned short p_per; /* persistence */
  398. unsigned short tlbd_ptr; /* tx last bd pointer */
  399. unsigned short tfbd_ptr; /* tx first bd pointer */
  400. unsigned long tbuf1_data0; /* save area 0 - next frame */
  401. unsigned long tbuf1_data1; /* save area 1 - next frame */
  402. unsigned long tbuf1_rba0;
  403. unsigned long tbuf1_crc;
  404. unsigned short tx_len; /* tx frame length counter */
  405. unsigned short tbuf1_bcnt;
  406. unsigned short iaddr2; /* individual address filter 2*/
  407. unsigned short iaddr1; /* individual address filter 1*/
  408. unsigned short iaddr4; /* individual address filter 4*/
  409. unsigned short iaddr3; /* individual address filter 3*/
  410. unsigned short taddr_h; /* temp address (MSB) */
  411. unsigned short boff_cnt; /* back-off counter */
  412. unsigned short taddr_l; /* temp address (LSB) */
  413. unsigned short taddr_m; /* temp address */
  414. };
  416. struct transparent_pram {
  417. /*
  418.  * SCC parameter RAM
  419.  */
  420.     unsigned short  tbase;      /* TX BD base address */
  421.     unsigned short  rbase;      /* RX BD base address */
  422.     unsigned short  mrblr;      /* Rx buffer length */
  423.     unsigned char   tfcr;       /* Tx function code */
  424.     unsigned char   rfcr;       /* Rx function code */
  425.     unsigned long   rstate;     /* Rx internal state */
  426.     unsigned long   rptr;       /* Rx internal data pointer */
  427.     unsigned short  rcount;     /* Rx internal byte count */
  428.     unsigned short  rbptr;      /* rb BD Pointer */
  429.     unsigned long   rtemp;      /* Rx temp */
  430.     unsigned long   tstate;     /* Tx internal state */
  431.     unsigned long   tptr;       /* Tx internal data pointer */
  432.     unsigned short  tcount;     /* Tx byte count */
  433.     unsigned short  tbptr;      /* Tx BD pointer */
  434.     unsigned long   ttemp;      /* Tx temp */
  435.     unsigned long   rcrc;       /* temp receive CRC */
  436.     unsigned long   tcrc;       /* temp transmit CRC */
  438.     /*
  439.      * TRANSPARENT specific parameter RAM
  440.      */
  441.     unsigned long   crc_p;      /* CRC Preset */
  442.     unsigned long   crc_c;      /* CRC constant */
  443. };
  445. struct timer_pram {
  446. /*
  447.  * RISC timers parameter RAM
  448.  */
  449. unsigned short tm_ptr; /* RISC timer table pointer */
  450. unsigned short tm_base; /* RISC timer table base adr */
  451. unsigned short r_tmv; /* RISC timer valid register */
  452. unsigned short r_tmr; /* RISC timer mode register */
  453. unsigned long tm_cmd; /* RISC timer cmd register */
  454. unsigned long tm_cnt; /* RISC timer internal cnt */
  455. };
  457. struct ucode_pram {
  458. /*
  459.  * RISC ucode parameter RAM
  460.  */
  461. unsigned short d_ptr; /* MISC Dump area pointer */
  462. unsigned short rev_num; /* Ucode Revision Number */
  463. unsigned long temp1; /* MISC Temp1 */
  464. unsigned long temp2; /* MISC Temp2 */
  465. };
  467. struct i2c_pram {
  468. /*
  469.  * I2C parameter RAM
  470.  */
  471.    unsigned short  tbase;      /* TX BD base address */
  472.    unsigned short  rbase;      /* RX BD base address */
  473.    unsigned short  mrblr;      /* Rx buffer length */
  474.    unsigned char   tfcr;       /* Tx function code */
  475.    unsigned char   rfcr;       /* Rx function code */
  476.    unsigned long   rstate;     /* Rx internal state */
  477.    unsigned long   rptr;       /* Rx internal data pointer */
  478.    unsigned short  rcount;     /* Rx internal byte count */
  479.    unsigned short  rbptr;      /* rb BD Pointer */
  480.    unsigned long   rtemp;      /* Rx temp */
  481.    unsigned long   tstate;     /* Tx internal state */
  482.    unsigned long   tptr;       /* Tx internal data pointer */
  483.    unsigned short  tcount;     /* Tx byte count */
  484.    unsigned short  tbptr;      /* Tx BD pointer */
  485.    unsigned long   ttemp;      /* Tx temp */
  486. };
  488. /*
  489.  * definitions of PDA memory structures
  490.  */
  492. typedef struct pda {
  493. /* BASE + 0x0000: INTERNAL REGISTERS */
  494. /* SIU */
  495. volatile unsigned long siu_mcr; /* module configuration reg */
  496. volatile unsigned long siu_sypcr; /* System protection cnt */
  497. unsigned char   RESERVED58a[0x4];
  498. volatile unsigned short siu_swsr; /* sw service */
  499. unsigned char   RESERVED58b[0x2];
  500. volatile unsigned long siu_sipend; /* Interrupt pend reg */
  501. volatile unsigned long siu_simask; /* Interrupt mask reg */
  502. volatile unsigned long siu_siel; /* Interrupt edge level mask reg */
  503.     unsigned char   RESERVED58c[0x3];
  504. volatile unsigned char siu_sivec; /* Interrupt vector */
  505. volatile unsigned long siu_tesr; /* Transfer error status */
  506. volatile unsigned char RESERVED1[0xc];/* Reserved area */
  507. volatile unsigned long dma_sdcr; /* SDMA configuration reg */
  508. unsigned char   RESERVED55[0x4c];
  509. /* PCMCIA */
  511.     volatile unsigned long  pcmcia_pbr0;    /* PCCard Base   Register 0   */
  512.     volatile unsigned long  pcmcia_por0;    /* PCCard Option Register 0   */
  513.     volatile unsigned long  pcmcia_pbr1;    /* PCCard Base   Register 1   */
  514.     volatile unsigned long  pcmcia_por1;    /* PCCard Option Register 1   */
  515.     volatile unsigned long  pcmcia_pbr2;    /* PCCard Base   Register 2   */
  516.     volatile unsigned long  pcmcia_por2;    /* PCCard Option Register 2   */
  517.     volatile unsigned long  pcmcia_pbr3;    /* PCCard Base   Register 3   */
  518.     volatile unsigned long  pcmcia_por3;    /* PCCard Option Register 3   */
  519.     volatile unsigned long  pcmcia_pbr4;    /* PCCard Base   Register 4   */
  520.     volatile unsigned long  pcmcia_por4;    /* PCCard Option Register 4   */
  521.     volatile unsigned long  pcmcia_pbr5;    /* PCCard Base   Register 5   */
  522.     volatile unsigned long  pcmcia_por5;    /* PCCard Option Register 5   */
  523.     volatile unsigned long  pcmcia_pbr6;    /* PCCard Base   Register 6   */
  524.     volatile unsigned long  pcmcia_por6;    /* PCCard Option Register 6   */
  525.     volatile unsigned long  pcmcia_pbr7;    /* PCCard Base   Register 7   */
  526.     volatile unsigned long  pcmcia_por7;    /* PCCard Option Register 7   */
  527.              unsigned char  RESERVED7Ca[0x20];
  528.     volatile unsigned long  pcmcia_pgcra;   /* General Control Register A */
  529.     volatile unsigned long  pcmcia_pgcrb;   /* General Control Register B */
  530.     volatile unsigned long  pcmcia_pscr;    /* Status Changed Register    */
  531.              unsigned char  RESERVED7Cb[0x4];
  532.     volatile unsigned long  pcmcia_pipr;    /* Input Pins Register */
  533.              unsigned char  RESERVED7Cc[0x4];
  534.     volatile unsigned long  pcmcia_per;     /* Interrupt Enable Register  */
  536. volatile unsigned char RESERVED2[0x4];/* Reserved area */
  537. /* MEMC */
  538. volatile unsigned long memc_br0; /* base register 0 */
  539. volatile unsigned long memc_or0; /* option register 0 */
  540. volatile unsigned long memc_br1; /* base register 1 */
  541. volatile unsigned long memc_or1; /* option register 1 */
  542. volatile unsigned long memc_br2; /* base register 2 */
  543. volatile unsigned long memc_or2; /* option register 2 */
  544. volatile unsigned long memc_br3; /* base register 3 */
  545. volatile unsigned long memc_or3; /* option register 3 */
  546. volatile unsigned long memc_br4; /* base register 3 */
  547. volatile unsigned long memc_or4; /* option register 3 */
  548. volatile unsigned long memc_br5; /* base register 3 */
  549. volatile unsigned long memc_or5; /* option register 3 */
  550. volatile unsigned long memc_br6; /* base register 3 */
  551. volatile unsigned long memc_or6; /* option register 3 */
  552. volatile unsigned long memc_br7; /* base register 3 */
  553. volatile unsigned long memc_or7; /* option register 3 */
  554. unsigned char RESERVED3[0x24]; /* Reserved area */
  555. volatile unsigned long memc_mar; /* Memory address */
  556. volatile unsigned long memc_mcr; /* Memory command */
  557. volatile unsigned char RESERVED4[0x4]; /* Reserved area */
  558. volatile unsigned long memc_mamr; /* Machine A mode */
  559. volatile unsigned long memc_mbmr; /* Machine B mode */
  560. volatile unsigned short memc_mptpr; /* Memory preidic timer prescalar */
  561. volatile unsigned short memc_mstat; /* Memory status */
  562. volatile unsigned long memc_mdr; /* Memory data */
  563. volatile unsigned char RESERVED5[0x80];/* Reserved area */
  564. /* SYSTEM INTEGRATION TIMERS */
  565. volatile unsigned short RESERVED5A[1]; /* Reserved area */
  566. volatile unsigned short simt_tbscr; /* Time base stat&ctr */
  568. volatile unsigned long simt_tbreff0; /* Time base reference 0 */
  569. volatile unsigned long simt_tbreff1; /* Time base reference 1 */
  570. volatile unsigned char RESERVED6[0x14];/* Reserved area */
  572. volatile unsigned char RESERVED6A[0x2];/* Reserved area */
  573. volatile unsigned short simt_rtcsc; /* Realtime clk stat&cntr 1 */
  575. volatile unsigned long simt_rtc; /* Realtime clock */
  576. volatile unsigned long simt_rtsec; /* Realtime alarm seconds */
  577. volatile unsigned long simt_rtcal; /* Realtime alarm */
  578. volatile unsigned char RESERVED56[0x10];/* Reserved area */
  580. volatile unsigned char RESERVED56A[0x2];/* Reserved area */
  581. volatile unsigned short simt_piscr; /* PIT stat&ctrl */
  583. volatile unsigned long simt_pitc; /* PIT counter */
  584. volatile unsigned long simt_pitr; /* PIT */
  585. volatile unsigned char RESERVED7[0x34];/* Reserved area */
  586. /* CLOCKS, RESET */
  587. volatile unsigned long clkr_sccr; /* System clk cntrl */
  588. volatile unsigned long clkr_plprcr; /* PLL reset&ctrl */
  589. volatile unsigned long clkr_rsr; /* reset status */
  591.     volatile unsigned long  clkr_RESERVED1[29];/* Reserved area */
  594. /* SYSTEM INTEGRATION TIMERS AND KEYS */
  595.     volatile unsigned long simtk_tbscrk;
  596.     volatile unsigned long simtk_tbreff0k;
  597.     volatile unsigned long simtk_tbreff1k;
  598.     volatile unsigned long simtk_tbk;
  599.     volatile unsigned long simtk_RESERVED1[4];
  600.     volatile unsigned long simtk_rtcsck;
  601.     volatile unsigned long simtk_rtck;
  602.     volatile unsigned long simtk_rtseck;
  603.     volatile unsigned long simtk_rtcalk;
  604.     volatile unsigned long simtk_RESERVED2[4];
  605.     volatile unsigned long simtk_piscrk;
  606.     volatile unsigned long simtk_pitck;
  607.     volatile unsigned long simtk_RESERVED3[14];
  610. /* CLOCKS, RESET KEYS */
  611.     volatile unsigned long clkrk_sccrk;
  612.     volatile unsigned long clkrk_plprcrk;
  613.     volatile unsigned long clkrk_rsrk;
  614.     volatile unsigned long clkrk_RESERVED1[29];
  616. /* UNUSED REGIONS */
  617.     volatile unsigned long UNUSED1[0x100];
  618.     volatile unsigned long UNUSED2[0x10];
  620. /* LCD */
  621. volatile unsigned long lcd_lccr; /* configuration Reg */
  622. volatile unsigned long lcd_lchcr; /* Horizontal ctl Reg */
  623. volatile unsigned long lcd_lcvcr; /* Vertical ctl Reg */
  624. unsigned char RESERVED67[4];
  625. volatile unsigned long lcd_lcfaa; /* Frame buffer A Address */
  626. volatile unsigned long lcd_lcfba; /* Frame buffer B Address */
  627. volatile unsigned char RESERVED9a[0x3];/* Reserved area */
  628. volatile unsigned char lcd_lcsr; /* Status Reg */
  629. volatile unsigned char RESERVED9b[0x4];/* Reserved area */
  630. /* I2C */
  631. unsigned char RESERVED59[3];
  632. volatile unsigned char i2c_i2mod; /* i2c mode */
  633. unsigned char RESERVED60[3];
  634. volatile unsigned char i2c_i2add; /* i2c address */
  635. unsigned char RESERVED61[3];
  636. volatile unsigned char i2c_i2brg; /* i2c brg */
  637. unsigned char RESERVED62[3];
  638. volatile unsigned char i2c_i2com; /* i2c command */
  639. unsigned char RESERVED63[3];
  640. volatile unsigned char i2c_i2cer; /* i2c event */
  641. volatile unsigned char RESERVED10a[0x3];/* Reserved area */
  642. volatile unsigned char i2c_i2cmr; /* i2c mask */
  643. volatile unsigned char RESERVED10b[0x88];/* Reserved area */
  644. /* DMA */
  645. volatile unsigned char RESERVED11[0x4];/* Reserved area */
  646. volatile unsigned long dma_sdar; /* SDMA address reg */
  647. volatile unsigned char RESERVED13[0x3];/* Reserved area */
  648. volatile unsigned char dma_sdsr; /* SDMA status reg */
  649. volatile unsigned char RESERVED14[0x3];/* Reserved area */
  650. volatile unsigned char dma_sdmr; /* SDMA mask reg */
  651. volatile unsigned char RESERVED15[0x3];/* Reserved area */
  652. volatile unsigned char dma_idsr1; /* IDMA1 status reg */
  653. volatile unsigned char RESERVED16[0x3];/* Reserved area */
  654. volatile unsigned char dma_idmr1; /* IDMA1 mask reg */
  655. volatile unsigned char RESERVED17[0x3];/* Reserved area */
  656. volatile unsigned char dma_idsr2; /* IDMA2 status reg */
  657. volatile unsigned char RESERVED18a[0x3];/* Reserved area */
  658. volatile unsigned char dma_idmr2; /* IDMA2 mask reg */
  659. volatile unsigned char RESERVED18b[0x10];/* Reserved area */
  660. /* CPM Interrupt Controller */
  661. volatile unsigned char RESERVED19a[0x2];/* Reserved area */
  662. volatile unsigned short cpmi_civr; /* CP interrupt vector reg */
  663. volatile unsigned char RESERVED19b[0xc];/* Reserved area */
  664. volatile unsigned long cpmi_cicr; /* CP interrupt configuration reg */
  665. volatile unsigned long cpmi_cipr; /* CP interrupt pending reg */
  666. volatile unsigned long cpmi_cimr; /* CP interrupt mask reg */
  667. volatile unsigned long cpmi_cisr; /* CP interrupt in-service reg */
  668. /* I/O port */
  669. volatile unsigned short pio_papar; /* port A pin assignment reg */
  670. volatile unsigned short pio_padir; /* port A data direction reg */
  671. volatile unsigned short pio_padat; /* port A data register */
  672. volatile unsigned short pio_paodr; /* port A open drain reg */
  673. volatile unsigned char RESERVED20[0x8]; /* Reserved area */
  674. volatile unsigned short pio_pcpar; /* port C pin assignment reg */
  675. volatile unsigned short pio_pcdir; /* port C data direction reg */
  676. volatile unsigned short pio_pcdat; /* port C data register */
  677. volatile unsigned short pio_pcso; /* port C special options */
  678. unsigned char RESERVED64a[2];
  679. volatile unsigned short pio_pcint; /* port C interrupt cntrl reg */
  680. unsigned char RESERVED64b[4];
  681. volatile unsigned short pio_pdpar; /* port D pin assignment reg */
  682. volatile unsigned short pio_pddir; /* port D Data Direction reg */
  683. volatile unsigned short pio_pddat; /* port D data reg */
  684. unsigned char RESERVED65[2];
  685. volatile unsigned char RESERVED21[0x8]; /* Reserved area */
  686. /* CPM Timer */
  687. volatile unsigned char RESERVED22a[0x2]; /* Reserved area */
  688. volatile unsigned short timer_tgcr; /* timer global configuration  reg */
  689. volatile unsigned char RESERVED22b[0xc]; /* Reserved area */
  690. volatile unsigned short timer_tmr2; /* timer 2 mode reg */
  691. volatile unsigned short timer_tmr1; /* timer 1 mode reg */
  692. volatile unsigned short timer_trr2; /* timer 2 referance reg */
  693. volatile unsigned short timer_trr1; /* timer 1 referance reg */
  694. volatile unsigned short timer_tcr2; /* timer 2 capture reg */
  695. volatile unsigned short timer_tcr1; /* timer 1 capture reg */
  696. volatile unsigned short timer_tcn2; /* timer 2 counter reg */
  697. volatile unsigned short timer_tcn1; /* timer 1 counter reg */
  698. volatile unsigned short timer_tmr4; /* timer 4 mode reg */
  699. volatile unsigned short timer_tmr3; /* timer 3 mode reg */
  700. volatile unsigned short timer_trr4; /* timer 4 referance reg */
  701. volatile unsigned short timer_trr3; /* timer 3 referance reg */
  702. volatile unsigned short timer_tcr4; /* timer 4 capture reg */
  703. volatile unsigned short timer_tcr3; /* timer 3 capture reg */
  704. volatile unsigned short timer_tcn4; /* timer 4 counter reg */
  705. volatile unsigned short timer_tcn3; /* timer 3 counter reg */
  706. volatile unsigned short timer_ter2; /* timer 2 event reg */
  707. volatile unsigned short timer_ter1; /* timer 1 event reg */
  708. volatile unsigned short timer_ter4; /* timer 4 event reg */
  709. volatile unsigned short timer_ter3; /* timer 3 event reg */
  710. volatile unsigned char RESERVED23[0x8]; /* Reserved area */
  712. /* CP */
  713. volatile unsigned char RESERVED24[0x2]; /* Reserved area */
  714. volatile unsigned short cp_cr; /* command register */
  716. volatile unsigned char cp_resv1; /* Reserved reg */
  717. volatile unsigned char RESERVED25; /* Reserved area */
  718. volatile unsigned short cp_rccr; /* main configuration reg */
  720. volatile unsigned long cp_resv2; /* Reserved reg */
  722. volatile unsigned short cp_rctr2; /* ram break register 2 */
  723. volatile unsigned short cp_rctr1; /* ram break register 1 */
  725. volatile unsigned short cp_rctr4; /* ram break register 4 */
  726. volatile unsigned short cp_rctr3; /* ram break register 3 */
  728. volatile unsigned short cp_rter; /* RISC timers event reg */
  729. volatile unsigned char RESERVED26[0x2]; /* Reserved area */
  731. volatile unsigned short cp_rtmr; /* RISC timers mask reg */
  732. volatile unsigned char RESERVED27[0x2]; /* Reserved area */
  734. volatile unsigned char RESERVED28[0x14]; /* Reserved area */
  736. /* BRG */
  737. volatile unsigned long brgc1; /* BRG1 configuration reg */
  738. volatile unsigned long brgc2; /* BRG2 configuration reg */
  739. volatile unsigned long brgc3; /* BRG3 configuration reg */
  740. volatile unsigned long brgc4; /* BRG4 configuration reg */
  741. /* SCC registers */
  742. struct scc_regs {
  743. volatile unsigned long scc_gsmra; /* SCC general mode reg */
  744. volatile unsigned long scc_gsmrb; /* SCC general mode reg */
  746. volatile unsigned char RESERVED29[0x2]; /* Reserved area */
  747. volatile unsigned short scc_psmr;  /* protocol specific mode register */
  748. volatile unsigned short scc_dsr;   /* SCC data sync reg */
  749. volatile unsigned short scc_todr;  /* SCC transmit on demand */
  751. volatile unsigned char RESERVED30[0x2];/* Reserved area */
  752. volatile unsigned short scc_scce; /* SCC event reg */
  754. volatile unsigned char scc_sccs; /* SCC status reg */
  755. volatile unsigned char RESERVED31[0x1];/* Reserved area */
  756. volatile unsigned short scc_sccm; /* SCC mask reg */
  758. volatile unsigned char RESERVED32[0x8]; /* Reserved area */
  759. } scc_regs[2], scc_null[2];
  760. /* SMC */
  761. struct smc_regs smc_regs[2];
  762. /* SPI */
  763. volatile unsigned char RESERVED38a[0x2]; /* Reserved area */
  764. volatile unsigned short spi_spmode;       /* SPI mode reg */
  766. volatile unsigned char RESERVED39a[0x1]; /* Reserved area */
  767. volatile unsigned char spi_spie;       /* SPI event reg */
  768. volatile unsigned char RESERVED38b[0x2]; /* Reserved area */
  770. volatile unsigned char RESERVED40a[0x1]; /* Reserved area */
  771. volatile unsigned char spi_spim; /* SPI mask reg */
  772. volatile unsigned char RESERVED39b[0x2]; /* Reserved area */
  774. volatile unsigned char RESERVED41a[0x2]; /* Reserved area */
  775. volatile unsigned char spi_spcom; /* SPI command reg */
  776. volatile unsigned char RESERVED40b[0x1]; /* Reserved area */
  778. /* PIP */
  779. volatile unsigned short pip_pipc; /* pip configuration reg */
  780. volatile unsigned char RESERVED41b[0x2]; /* Reserved area */
  782. volatile unsigned short pip_ptpr; /* pip timing parameters reg */
  783. volatile unsigned char RESERVED42[0x2]; /* Reserved area */
  785. volatile unsigned long pip_pbdir; /* port b data direction reg */
  786. volatile unsigned long pip_pbpar; /* port b pin assignment reg */
  788. volatile unsigned char RESERVED43[0x2]; /* Reserved area */
  789. volatile unsigned short pip_pbodr; /* port b open drain reg */
  791. volatile unsigned long pip_pbdat; /* port b data reg */
  793. volatile unsigned char RESERVED44[0x18]; /* Reserved area */
  795. /* Serial Interface */
  796. volatile unsigned long si_simode; /* SI mode register */
  798. volatile unsigned char si_sicmr; /* SI command register */
  799. volatile unsigned char si_sistr; /* SI status register */
  800. volatile unsigned char RESERVED45; /* Reserved area */
  801. volatile unsigned char si_sigmr; /* SI global mode register */
  803. volatile unsigned char RESERVED46[0x4]; /* Reserved area */
  805. volatile unsigned long si_sicr; /* SI clock routing */
  806. volatile unsigned long si_sirp; /* SI ram pointers */
  808. volatile unsigned char RESERVED47[0x10c]; /* Reserved area */
  810. volatile unsigned short si_siram[0x100]; /* SI routing ram */
  812. volatile unsigned short lcda_lcolr[0x100];/* lcd color Ram for Rev A.X */
  814. volatile unsigned char RESERVED48[0x1000]; /* Reserved area */
  816. /* BASE + 0x2000: user data memory */
  817. volatile unsigned char udata_bd_ucode[0x400]; /*user data bd's Ucode*/
  818. volatile unsigned char udata_bd_ucode2[0x400]; /*user data bd's Ucode*/
  819. volatile unsigned char udata_bd[0x600];     /*user data Ucode*/
  820. volatile unsigned char ucode_ext2[0x100]; /*Extension ram for ucode2 */
  821. volatile unsigned char ucode_ext[0x100]; /*Extension ram for ucode  */
  822. volatile unsigned char RESERVED49[0xC00]; /* Reserved area */
  824. /* BASE + 0x3c00: PARAMETER RAM */
  825. union {
  826. struct scc_pram {
  827. union {
  828. struct hdlc_pram h;
  829. struct uart_pram u;
  830. struct bisync_pram b;
  831. struct transparent_pram t;
  832. struct async_hdlc_pram a;
  833. unsigned char RESERVED50[0x80];
  834. } pscc; /* scc parameter area (protocol dependent) */
  835. union {
  836. struct {
  837. struct i2c_pram i2c;
  838. unsigned char RESERVED56[0x18];
  839. struct idma_pram idma1;
  840. } i2c_idma;
  841. struct {
  842. struct spi_pram spi;
  843. unsigned char RESERVED57[0x8];
  844. struct timer_pram timer;
  845. struct idma_pram idma2;
  846. } spi_timer_idma;
  847. struct {
  848. union {
  849. smc_uart_pram u;
  850. smc_trnsp_pram t;
  851. centronics_pram c;
  852. } psmc;
  853. unsigned char modem_param[0x40];
  854. } smc_modem;
  855. struct {
  856. unsigned char   RESERVED54[0x30]; 
  857. struct ucode_pram ucode;
  858. } pucode;
  859. } pothers;
  860. } scc;
  861. struct ethernet_pram enet_scc;
  862. unsigned char pr[0x100];
  863. } pram[4];
  865. } PDA;
  867. #endif // ASM_ONLY
  869. //
  870. // Define MPC8xx Special Purpose Registers
  871. //
  873. #define PVR        287      // Processor Version Reg.
  874. #define DEC         22      // Decrementer Reg.
  875. #define SRR1        27      // Save/Restore Register 1
  876. #define ICR        148      // Instruction Compare Reg.
  877. #define DER        149      // Debug Enable Reg.
  878. #define ICTRL      158      // Instruction Support Control Reg.
  879. #define IC_CST     560      // I-Cache Control/Status Reg.
  880. #define IC_ADR     561      // I-Cache Address Reg.
  881. #define IC_DAT     562      // I-Cache Data Reg.
  882. #define DC_CST     568      // D-Cache Control/Status Reg.
  883. #define DC_ADR     569      // D-Cache Address Reg.
  884. #define DC_DAT     570      // D-Cache Data Reg.
  885. #define IMMR       638      // Internal Memory Map Reg.
  886. #define EIE         80      // External Interrupt Enable Reg.
  887. #define EID         81      // External Interrupt Disable Reg.
  890. //
  891. // Define internal register offsets from IMMR.
  892. //
  894. #define MEMC_BR1_OFFSET 0x108
  896. #define MDR_OFFSET  0x17c
  897. #define MCR_OFFSET  0x168
  899. #define BR0_OFFSET  0x100
  900. #define OR0_OFFSET  0x104
  901. #define BR1_OFFSET  0x108
  902. #define OR1_OFFSET  0x10c
  903. #define BR2_OFFSET  0x110
  904. #define OR2_OFFSET  0x114
  905. #define BR3_OFFSET  0x118
  906. #define OR3_OFFSET  0x11c
  907. #define MAMR_OFFSET 0x170
  908. #define SCCR_OFFSET   0x280
  909. #define PLPRCR_OFFSET 0x284
  910. #define SIUMCR_OFFSET 0
  911. #define SYPCR_OFFSET 4
  912. #define RTCSC_OFFSET 0x220
  914. #define MPTPR_OFFSET 0x178
  915. #define TBSCR_OFFSET 0x202
  916. #define PISCR_OFFSET 0x242