开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > Windows CE > 查看源码
reg4102.h
资源名称：SMDK2440.rar　[点击查看]
上传用户：qiulin1960
上传日期：2013-10-16
资源大小：2844k
文件大小：20k
源码类别：

Windows CE

开发平台：

Windows_Unix

reg4102.h：源码内容
  1. // Copyright (c) 1999-2000 Microsoft Corporation.  All rights reserved.
  2. /* Defines for Reference Platform control registers ( Read-only ) */
  4. //
  5. // Definition of ASIC register base address
  6. //
  7. #define REGISTERBASE    0xab000000      // ASIC I/O register base address
  8. #define BCU_BASE        (REGISTERBASE + 0x0000)     // BCU register base address
  9. #define DMAAU_BASE      (REGISTERBASE + 0x0020)     // DMAAU register base address
  10. #define DCU_BASE        (REGISTERBASE + 0x0040)     // DCU register base address
  11. #define CMU_BASE        (REGISTERBASE + 0x0060)     // CMU register base address
  12. #define ICU_BASE        (REGISTERBASE + 0x0080)     // ICU register base address
  13. #define PMU_BASE        (REGISTERBASE + 0x00a0)     // PMU register base address
  14. #define RTC_BASE        (REGISTERBASE + 0x00c0)     // RTC register base address
  15. #define DSU_BASE        (REGISTERBASE + 0x00e0)     // DSU register base address
  16. #define GIU_BASE        (REGISTERBASE + 0x0100)     // GIU register base address
  17. #define PIU_BASE        (REGISTERBASE + 0x0120)     // PIU register base address
  18. #define AIU_BASE        (REGISTERBASE + 0x0160)     // AIU register base address
  19. #define KIU_BASE        (REGISTERBASE + 0x0180)     // KIU register base address
  20. #define RTC_BASE2       (REGISTERBASE + 0x01c0)     // RTC2 register base address
  21. #define ICU_BASE2       (REGISTERBASE + 0x0200)     // ICU2 register base address
  22. #define LED_BASE        (REGISTERBASE + 0x0240)     // LED register base address
  23. #define PIU_BASE2       (REGISTERBASE + 0x02a0)     // PIU2 register base address
  25. // BCU registers
  26. #define BCUCNTREG       0x00        // BCU control register 1
  27. #define BCUCNTREG2      0x02        // BCU control register 2
  28. #define BCUSPEEDREG     0x0a        // BCU access cycle change register
  29. #define BCUERRSTREG     0x0c        // BCU BUS error status register
  30. #define BCURFCNTREG     0x0e        // BCU refresh control register
  31. #define REVIDREG        0x10        // revision ID register
  32. #define BCURFCOUNTREG   0x12        // BCU refresh count register
  33. #define CLKSPEEDREG     0x14        // clock speed register
  35. // DMAAU registers
  36. #define AIUIBALREG      0x00        // AIU IN DMA base address register low
  37. #define AIUIBAHREG      0x02        // AIU IN DMA base address register high
  38. #define AIUIALREG       0x04        // AIU IN DMA address register low
  39. #define AIUIAHREG       0x06        // AIU IN DMA address register high
  40. #define AIUOBALREG      0x08        // AIU OUT DMA base address register low
  41. #define AIUOBAHREG      0x0a        // AIU OUT DMA base address register high
  42. #define AIUOALREG       0x0c        // AIU OUT DMA address register low
  43. #define AIUOAHREG       0x0e        // AIU OUT DMA address register high
  44. #define FIRBALREG       0x10        // FIR DMA base address register low
  45. #define FIRBAHREG       0x12        // FIR DMA base address register high
  46. #define FIRALREG        0x14        // FIR DMA address register low
  47. #define FIRAHREG        0x16        // FIR DMA address register high
  49. // DCU registers
  50. #define DMARSTREG       0x00        // DMA reset register
  51. #define DMAIDLERG       0x02        // DMA idle register
  52. #define DMASENREG       0x04        // DMA sequencer enable register
  53. #define DMAMSKREG       0x06        // DMA mask register
  54. #define DMAREQREG       0x08        // DMA request register
  55. #define DMATDREG        0x0a        // DMA transfer direction register
  57. // CMU registers
  58. #define CMUCLKMSK       0x00        // CMU clock mask register
  60. // ICU registers
  61. #define ICU_SYSINTREG   0x00        // system interrupt register
  62. #define ICU_PIUINTREG   0x02        // PIU interrupt register
  63. #define ICU_AIUINTREG   0x04        // AIU interrupt register
  64. #define ICU_KIUINTREG   0x06        // KIU interrupt register
  65. #define ICU_GIUINTREG   0x08        // GIU interrupt register
  66. #define ICU_DSIUINTREG  0x0a        // DSIU interrupt register
  67. #define ICU_MSYSINTREG  0x0c        // system interrupt mask register
  68. #define ICU_MPIUINTREG  0x0e        // PIU interrupt mask register
  69. #define ICU_MAIUINTREG  0x10        // AIU interrupt mask register
  70. #define ICU_MKIUINTREG  0x12        // KIU interrupt mask register
  71. #define ICU_MGIUINTREG  0x14        // GPIO[15:0] interrupt mask register
  72. #define ICU_MDSIUINTREG 0x16        // DSIU interrupt mask register
  73. #define ICU_NMIREG      0x18        // NMI register
  74. #define ICU_SOFTINTREG  0x1a        // software interrupt register
  76. // ICU2 register
  77. #define ICU_SYSINT2REG      0x00    // system interrupt 2 register
  78. #define ICU_GIUINTHREG      0x02    // GPIO[31:16] interrupt register
  79. #define ICU_FIRINTHREG      0x04    // FIR interrupt register
  80. #define ICU_MSYSINT2REG     0x06    // system interrupt mask 2 register
  81. #define ICU_MGIUINTHREG     0x08    // GPIO [31:16] interrupt mask register
  82. #define ICU_MFIRINTHREG     0x0a    // FIR interrupt mask register
  84. // PMU registers
  85. #define PMUINTREG       0x00        // PMU interrupt/status register
  86. #define PMUCNTREG       0x02        // PMU control register
  88. // RTC registers
  89. #define ETIMELREG       0x00        // Elapsed time [15:0] register
  90. #define ETIMEMREG       0x02        // Elapsed time [31:16] register
  91. #define ETIMEHREG       0x04        // Elapsed time [47:32] register
  92. #define ECMPLREG        0x08        // Elapsed compare [15:0] register
  93. #define ECMPMREG        0x0a        // Elapsed compare [31:16] register
  94. #define ECMPHREG        0x0c        // Elapsed compare [47:32] register
  95. #define RTCLLREG        0x10        // RTC long 1 [15:0] register
  96. #define RTCLHREG        0x12        // RTC long 1 [23:16] register
  97. #define RTCLCNTLREG     0x14        // RTC long 1 count [15:0] register
  98. #define RTCLCNTHREG     0x16        // RTC ling 1 count [23:16] register
  99. #define RTCL2LREG       0x18        // RTC long 2 [15:0] register
  100. #define RTCL2HREG       0x1a        // RTC long 2 [23:16] register
  101. #define RTCL2CNTLREG    0x1c        // RTC long 2 count [15:0] register
  102. #define RTCL2CNTHREG    0x1e        // RTC ling 2 count [23:16] register
  104. #define TCLKLREG        0x00       // TCLK [15:0] register
  105. #define TCLKHREG        0x02       // TCLK [24:16] register
  106. #define TCLKCNTLREG     0x04       // TCLK count [15:0] register
  107. #define TCLKCNTHREG     0x06       // TCLK count [24:16] register
  108. #define RTCINTREG       0x1e       // RTC interrupt register
  110. // GIU registers
  111. #define GIUIOSELL       0x00        // GPIO[15:0] input/output select register
  112. #define GIUIOSELH       0x02        // GPIO[31:16] input/output select register
  113. #define GIUPIODL        0x04        // GPIO[15:0] input/output data register
  114. #define GIUPIODH        0x06        // GPIO[31:16] input/output data register
  115. #define GIUINTSTATL     0x08        // GPIO[15:0] interrupt status register
  116. #define GIUINTSTATH     0x0a        // GPIO[31:16] interrupt status register
  117. #define GIUINTENL       0x0c        // GPIO[15:0] interrupt enable register
  118. #define GIUINTENH       0x0e        // GPIO[31:16] interrupt enable register
  119. #define GIUINTTYPL      0x10        // GPIO[15:0] interrupt type select register
  120. #define GIUINTTYPH      0x12        // GPIO[31:16] interrupt type select register
  121. #define GIUINTALSELL    0x14        // GPIO[15:0] interrupt active level select register
  122. #define GIUINTALSELH    0x16        // GPIO[31:16] interrupt active level select register
  123. #define GIUINTHTSELL    0x18        // GPIO[15:0] interrupt hold/through select register
  124. #define GIUINTHTSELH    0x1a        // GPIO[31:16] interrupt hold/through select register
  125. #define GIUPODATL       0x1c        // GPIO[32:47] output data register
  126. #define GIUPODATH       0x1e        // GPIO[49:48] output data register
  128. // PIU registers
  129. #define PIUCNTREG       0x02        // PIU control register
  130. #define PIUINTREG       0x04        // PIU interrupt cause register
  131. #define PIUSIVLREG      0x06        // PIU data sampling interval register
  132. #define PIUSTBLREG      0x08        // PIU AD converter start delay register
  133. #define PIUCMDREG       0x0a        // PIU AD command register
  134. #define PIUASCNREG      0x10        // PIU AD port scan register
  135. #define PIUAMSKREG      0x12        // PIU AD scan mask register
  136. #define PIUCIVLREG      0x1e        // PIU check interval register
  138. #define PIUPB00REG      0x00        // PIU page buffer 00 register
  139. #define PIUPB01REG      0x02        // PIU page buffer 01 register
  140. #define PIUPB02REG      0x04        // PIU page buffer 02 register
  141. #define PIUPB03REG      0x06        // PIU page buffer 03 register
  142. #define PIUPB10REG      0x08        // PIU page buffer 10 register
  143. #define PIUPB11REG      0x0a        // PIU page buffer 11 register
  144. #define PIUPB12REG      0x0c        // PIU page buffer 12 register
  145. #define PIUPB13REG      0x0e        // PIU page buffer 13 register
  146. #define PIUAB0REG       0x10        // PIU AD scan buffer 0 rgister
  147. #define PIUAB1REG       0x12        // PIU AD scan buffer 1 rgister
  148. #define PIUAB2REG       0x14        // PIU AD scan buffer 2 rgister
  149. #define PIUAB3REG       0x16        // PIU AD scan buffer 3 rgister
  150. #define PIUPB04REG      0x1c        // PIU page buffer 04 register
  151. #define PIUPB14REG      0x1e        // PIU page buffer 14 register
  153. // AIU registers
  154. #define SDMADATREG      0x00        // speaker DMA data register
  155. #define MDMADATREG      0x02        // mike DMA data register
  156. #define SODATREG        0x06        // speaker output data register
  157. #define SCNTREG         0x08        // speaker output control register
  158. #define SCNVRREG        0x0a        // speaker conversion rate register
  159. #define SCNVCUNTREG     0x0c        // speaker conversion count register
  160. #define MIDATREG        0x10        // mike input data register
  161. #define MCNTREG         0x12        // mike input control register
  162. #define MCNVRREG        0x14        // mike conversion rate register
  163. #define MCNVCUNTREG     0x16        // mike conversion count register
  164. #define DVALIDREG       0x18        // data valid register
  165. #define SEQREG          0x1a        // sequential register
  166. #define INTREG          0x1c        // interrupt register
  168. // KIU registers
  169. #define KIUDAT0         0x00        // KIU data0 register
  170. #define KIUDAT1         0x02        // KIU data1 register
  171. #define KIUDAT2         0x04        // KIU data2 register
  172. #define KIUDAT3         0x06        // KIU data3 register
  173. #define KIUDAT4         0x08        // KIU data4 register
  174. #define KIUDAT5         0x0a        // KIU data5 register
  175. #define KIUSCANREP      0x10        // KIU scan/repeat register
  176. #define KIUSCANS        0x12        // KIU scan status register
  177. #define KIUWKS          0x14        // KIU wait keyscan stable register
  178. #define KIUWKI          0x16        // KIU wait keyscan interval register
  179. #define KIUINT          0x18        // KIU interrupt register
  180. #define KIURST          0x1a        // KIU reset register
  181. #define KIUGPEN         0x1c        // KIU general purpose output enable register
  182. #define SCANLINE        0x1e        // KIU scan line register
  184. // LED registers
  185. #define LEDHTSREG       0x00        // LED H time set register
  186. #define LEDLTSREG       0x02        // LED L time set register
  187. #define LEDHLTCLREG     0x04        // LED hi time count L register
  188. #define LEDHLTCHREG     0x06        // LED hi time count H register
  189. #define LEDCNTREG       0x08        // LED control register
  190. #define LEDASTCREG      0x0a        // LED auto stop time count register
  191. #define LEDINTREG       0x0c        // LED interrupt register
  194. // SYSINTREG
  195. #define DozePIUIntr     (1<<13)     // Doze PIU interrupt
  196. #define SoftIntr        (1<<11)     // Software interrupt
  197. #define WrberrIntr      (1<<10)     // write back bus error interrupt
  198. #define SIUIntr         (1<<9)      // SIU interrupt
  199. #define GIUIntr         (1<<8)      // GIU interrupt
  200. #define KIUIntr         (1<<7)      // KIU interrupt
  201. #define AIUIntr         (1<<6)      // AIU interrupt
  202. #define PIUIntr         (1<<5)      // PIU interrupt
  203. #define EtimerIntr      (1<<3)      // elapsed timer interrupt
  204. #define RtcLongIntr     (1<<2)      // RTC Long 1 interrupt
  205. #define PowerIntr       (1<<1)      // power switch interrupt
  206. #define BatIntr         (1<<0)      // battery alarm interrupt
  208. // SYSINT2REG
  209. #define DSIUIntr        (1<<5)      // DSIU interrupt
  210. #define FIRIntr         (1<<4)      // FIR interrupt
  211. #define TCLKIntr        (1<<3)      // TCLK interrupt
  212. #define HSPIntr         (1<<2)      // HSP interrupt
  213. #define LEDIntr         (1<<1)      // LED interrupt
  214. #define RTCL2Intr       (1<<0)      // RTC long 2 interrupt
  216. // PMUINTREG
  217. #define GPIOIntr3       (1<<15)     // GPIO[3] interrupt
  218. #define GPIOIntr2       (1<<14)     // GPIO[2] interrupt
  219. #define GPIOIntr1       (1<<13)     // GPIO[1] interrupt
  220. #define GPIOIntr0       (1<<12)     // GPIO[0] interrupt
  221. #define DCDSTIntr       (1<<10)     // DCD signal interrupt
  222. #define RTCIntr         (1<<9)      // elapsed timer interrupt
  223. #define BATTINHIntr     (1<<8)      // BATTINH interrupt
  224. #define BattLockIntr    (1<<7)      // battery lock interrupt
  225. #define CardLockIntr    (1<<6)      // card lock interrupt
  226. #define TimeoutRstIntr  (1<<5)      // HAL timer reset interrupt
  227. #define RTCRSTIntr      (1<<4)      // RTC reset interrupt
  228. #define RSTSWIntr       (1<<3)      // reset switch interrupt
  229. #define DMSRSTIntr      (1<<2)      // deadman's switch interrupt
  230. #define BattIntr        (1<<1)      // battery alarm interrupt
  231. #define PowerSWIntr     (1<<0)      // power switch interrupt
  233. // RTCINTREG
  234. #define RTCIntr3        (1<<3)      // TCLK timer interrupt
  235. #define RTCIntr2        (1<<2)      // RTC long 2 interrupt
  236. #define RTCIntr1        (1<<1)      // RTC long 1 interrupt
  237. #define RTCIntr0        (1<<0)      // Elapsed timer interrupt
  239. // GIU interrupts
  240. #define DCDChgIntr      (1<<15)     // DCD signal change interrupt
  241. #define BcklightIntr    (1<<8)      // Backlight switch interrupt
  242. #define DebugIntr       (1<<7)      // Interrupt from debug board
  243. #define PCMCIAIntr      (1<<6)      // PCMCIA interrupt
  244. #define PanelIntr       (1<<3)      // Touch panel cover interrupt
  245. #define NotifyIntr      (1<<2)      // Notification switch interrupt
  246. #define BatLockIntr     (1<<0)      // Battery lock switch interrupt
  248. // PIU interrupt
  249. #define PadCmdIntr      (1<<6)      // PIU command scan interrupt
  250. #define PadADPIntr      (1<<5)      // PIU AD port scan interrupt
  251. #define PadPage1Intr    (1<<4)      // PIU data buffer page 1 interrupt
  252. #define PadPage0Intr    (1<<3)      // PIU data buffer page 0 interrupt
  253. #define PadDLostIntr    (1<<2)      // PIU data lost interrupt
  254. #define PenChgIntr      (1<<0)      // PIU pen change interrupt
  256. // AIU interrupt
  257. #define SPEndIntr       (1<<3)      // Speaker DMA 2 page interrupt
  258. #define SPIntr          (1<<2)      // Speaker DMA 1 page interrupt
  259. #define SPIdleIntr      (1<<1)      // Speaker idle interrupt
  261. // KIU interrupt
  262. #define KDatLostIntr    (1<<2)      // KIU key data lost interrupt
  263. #define KDatRdyIntr     (1<<1)      // KIU key data scan interrupt
  264. #define KScanIntr       (1<<0)      // KIU key scan interrupt
  266. // Interrupts groupe
  267. #define INTRGRP_TOUCH   (PadADPIntr | PadPage1Intr | PadPage0Intr | PadDLostIntr)
  268. #define INTRGRP_KEY     (KDatLostIntr | KDatRdyIntr)
  269. #define INTRGRP_AUDIO   (SPEndIntr | SPIntr | SPIdleIntr)
  270. #define INTRGRP_GPIO    (BcklightIntr | NotifyIntr | BatLockIntr)
  271. #define INTRGRP_POW     (PowerIntr | BatIntr)
  273. //
  274. // PMU control bits
  275. //
  276. #define GPIO3MSK        (1<<15)
  277. #define GPIO2MSK        (1<<14)
  278. #define GPIO1MSK        (1<<13)
  279. #define GPIO0MSK        (1<<12)
  280. #define GPIO3TRG        (1<<11)
  281. #define GPIO2TRG        (1<<10)
  282. #define GPIO1TRG        (1<<9)
  283. #define GPIO0TRG        (1<<8)
  284. #define STANDBYMOD      (1<<7)
  285. #define HALTIMERRST     (1<<2)
  287. /* DSU registers */
  288. // redef error
  289. //#define DSU_BASE         0xab0000e0   // DSU register base address
  290. #define DSUCNTREG        0x00       // DSU control register
  291. #define DSUSETREG        0x02       // DSU read time set register
  292. #define DSUCLRREG        0x04       // DSU clear register
  293. #define DSUTIMREG        0x06       // DSU elapsed time register
  294. #define DSULOADREG       0x08       // DSU count register
  297. // GPIO ports
  298. #define DCDChg          (1<<15)
  299. #define RSPWR1          (1<<14)
  300. #define IRPWR1          (1<<13)
  301. #define AMPPWR1         (1<<12)
  302. #define LCDDPWR1        (1<<11)
  303. #define LCDPWR11        (1<<10)
  304. #define Bcklight        (1<<8)
  306. /* Serial I/O registers */
  307. #define SIU_BASE         0xab000140    // SIU register base address
  308. #define SIURXDATREG      0x00       // SIU Rx data register
  309. #define SIUTXDATREG      0x02       // SIU Tx data register
  310. #define SIUCNTREG        0x04       // SIU control register
  311. #define SIUDLENGTHREG    0x06       // SIU RxTx data length register
  312. #define SIUINTREG        0x08       // SIU interrupt register
  313. #define SIURS232CREG     0x0a       // SIU RS232C control register
  314. #define SIUBAUDSELREG    0x0c       // SIU baudrate select register
  318. /* PCMCIA Controller registers */
  319. #define PCMCIA_BASE4102  0xb40003e0      //  PCMCIA control register base address
  320. #define INDEXREG         0x00           // PCMCIA index register
  321. #define DATAREG          0x01           // DATA write register for PCMCIA
  325. // SOFT interrupt
  326. // #define SoftIntr         0x0001  /* INTB interrupt  :rename or not? */
  328. // NMI
  329. #define NMIorINT         0x0001     /* BatIntr is NMI or INTB */
  331. //
  332. // Interrupt Clear Register & Bit  (W1C)
  333. //
  335. /* LCD display register */
  336. #define DISP_BASE4102       0xa0000000  // LCD memory base address
  337.                                        // VRAM area = 0x0a000000 - 0x0a1fffff(h)
  339. // PMUINTREG
  340. #define BatIntr_clr          0x0002     // PMUINTREG writing
  341. #define PowerIntr_clr        0x0001     // PMUINTREG writing
  343. // RTC Unit
  344. #define RtcLongIntr_clr      0x0001     // RTCINTREG writing
  345. #define AlarmIntr_clr        0x0002     // RTCINTREG writing (ElapseTimeIntr)
  347. //PCMCIA controller
  348. #define IsaIntr_clr_index     0x83      // PCMCIA controler's index register writing
  349. #define IsaIntr_clr           0x0       // PCMCIA controler's DATA register writing
  351. // PIU Unit
  352. #define PIUIntr_clr          0x001f     // PIUINTREG writing
  354. // ADU Unit
  355. #define ADUIntr_clr          0x000f     // ADUINTRREG writing
  357. // KIU Unit
  358. #define KIUIntr_clr          0x001f     // KIUINTREG writing
  360. // GIU Unit
  361. #define GIsmUIntr_clr          0x1fff     // GIUINTSTREG writing
  363. // SIU Unit
  364. #define SIUIntr_clr          0x07ff    // SIUINTREG writing
  366. // BCU Unit
  367. #define BERRST              (1<<0)      // bus error reset
  369. // Software interrupt
  370. #define SoftIntr_clr         0x0000    // SOFTINTREG(0xab00009a) writing
  372. // args for InitGA()
  373. #define COLDBOOT    0
  374. #define WARMBOOT    1
  376. #define SAVE_ICU_REGS
  378. // CPU registers
  379. #define REGCPU_AT       0x00
  380. #define REGCPU_V0       0x04
  381. #define REGCPU_V1       0x08
  382. #define REGCPU_A0       0x0C
  383. #define REGCPU_A1       0x10
  384. #define REGCPU_A2       0x14
  385. #define REGCPU_A3       0x18
  386. #define REGCPU_T0       0x1C
  387. #define REGCPU_T1       0x20
  388. #define REGCPU_T2       0x24
  389. #define REGCPU_T3       0x28
  390. #define REGCPU_T4       0x2C
  391. #define REGCPU_T5       0x30
  392. #define REGCPU_T6       0x34
  393. #define REGCPU_T7       0x38
  394. #define REGCPU_S0       0x3C
  395. #define REGCPU_S1       0x40
  396. #define REGCPU_S2       0x44
  397. #define REGCPU_S3       0x48
  398. #define REGCPU_S4       0x4C
  399. #define REGCPU_S5       0x50
  400. #define REGCPU_S6       0x54
  401. #define REGCPU_S7       0x58
  402. #define REGCPU_T8       0x5C
  403. #define REGCPU_T9       0x60
  404. #define REGCPU_K0       0x64
  405. #define REGCPU_K1       0x68
  406. #define REGCPU_GP       0x6C
  407. #define REGCPU_SP       0x70
  408. #define REGCPU_S8       0x74
  409. #define REGCPU_RA       0x78
  411. // CP0 registers
  412. #define REGCP0_INDEX        0x80
  413. #define REGCP0_RANDOM       0x84
  414. #define REGCP0_ENTRYLO0     0x88
  415. #define REGCP0_ENTRYLO1     0x8C
  416. #define REGCP0_CONTEXT      0x90
  417. #define REGCP0_PAGEMASK     0x94
  418. #define REGCP0_WIRED        0x98
  419. #define REGCP0_COUNT        0x9C
  420. #define REGCP0_ENTRYHI      0xA0
  421. #define REGCP0_COMPARE      0xA4
  422. #define REGCP0_PSR      0xA8
  423. #define REGCP0_CAUSE        0xAC
  424. #define REGCP0_EPC      0xB0
  425. #define REGCP0_CONFIG       0xB4
  426. #define REGCP0_LLADDR       0xB8
  427. #define REGCP0_WATCHLO      0xBC
  428. #define REGCP0_XCONTEXT     0xC0
  429. #define REGCP0_PERR     0xC4
  430. #define REGCP0_TAGLO        0xC8
  431. #define REGCP0_TAGHI        0xCC
  432. #define REGCP0_ERROREPC     0xD0
  434. #ifdef SAVE_ICU_REGS
  435. #define REGGA_MSYSINTREG    0x100
  436. #define REGGA_MPIUINTREG    0x102
  437. #define REGGA_MAIUINTREG    0x104
  438. #define REGGA_MKIUINTREG    0x106
  439. #define REGGA_MGIUINTREG    0x108
  440. #define REGGA_MDSIUINTREG   0x10A
  441. #define REGGA_MSYSINTREG2   0x10C
  442. #define REGGA_MGIUINTHREG   0x10E
  443. #define REGGA_MFIRINTHREG   0x110
  444. #endif