开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > Windows CE > 查看源码
reg4300.h
资源名称：SMDK2440.rar　[点击查看]
上传用户：qiulin1960
上传日期：2013-10-16
资源大小：2844k
文件大小：6k
源码类别：

Windows CE

开发平台：

Windows_Unix

reg4300.h：源码内容
  1. // Copyright (c) 1999-2000 Microsoft Corporation.  All rights reserved.
  2. /* Defines for Reference Platform control registers ( Read-only ) */
  3. /* File Specific to Mips R4300 Cpu    */
  5. #if defined(R4300) || defined(IDT32364)
  6. //
  7. // Definition of ASIC register base address
  8. //
  10. #define REGISTERBASE       0xab000000      // ASIC I/O register base address
  11. #define RTC_BASE           0xa8000000      // RTC register base address
  13. // Defines for DS 1685/1687 RTC chip used for R4300 Cpu board
  14. #define RTC_SECS           (RTC_BASE+0x00)      // Seconds (0-59)
  15. #define RTC_SECS_ALARM     (RTC_BASE+0x01)      // Seconds Alarm (0-59)
  16. #define RTC_MINUTES        (RTC_BASE+0x02)      // Minutes (0-59)
  17. #define RTC_MINUTES_ALARM  (RTC_BASE+0x03)      // Minutes Alarm (0-59)
  18. #define RTC_HOURS          (RTC_BASE+0x04)      // Hours (1-12)
  19. #define RTC_HOURS_ALARM    (RTC_BASE+0x05)      // Hours Alarm (1-12)
  20.                                                 //    or (0-23)
  21. #define RTC_DAYOFWEEK      (RTC_BASE+0x06)      // Day of week (1-7)
  22. #define RTC_DAYOFMONTH     (RTC_BASE+0x07)      // Day of Month (1-31)
  23. #define RTC_MONTH          (RTC_BASE+0x08)      // Month (1-12)
  24. #define RTC_YEAR           (RTC_BASE+0x09)      // Day of Year (0-99)
  26. #define RTC_REG_A          (RTC_BASE+0x0A)      // Register A
  27. #define RTC_REG_B          (RTC_BASE+0x0B)      // Register B
  28. #define RTC_REG_C          (RTC_BASE+0x0C)      // Register C - READ-ONLY
  29. #define RTC_REG_D          (RTC_BASE+0x0D)      // Register D - READ-ONLY
  31. #define RTC_EXT_REG_A      (RTC_BASE+0x4A)      // Extended Register A
  32. #define RTC_EXT_REG_B      (RTC_BASE+0x4B)      // Extended Register B
  34. // RTC Register A bit map masks
  35. #define RTC_CNTDOWN_CHAIN_ON    0x00            // (DV2) reset count down chain
  36.                                                 // 0x40 - reset, 00-enabled
  37. #define RTC_OSC_ON              0x20            // (DV1) 1 - Osc ON , 0 - OFF
  38. #define RTC_EXT_BANKSEL         0x10            // (DV0) Extended bank select
  39. #define RTC_EXT_BANKUNSEL       0xEF            // (DV0) Extended bank Unselect
  40. #define RTC_BANK0_SEL           0x00            // (DV0) 0 - BANK0
  41. #define RTC_1msRATE_SEL         0x06            // (RS3-RS0) 976 Us,EREGB-0
  42. #define RTC_15msRATE_SEL        0x0A            // (RS3-RS0) 15.625 ms,EREGB-0
  43. #define RTC_31msRATE_SEL        0x0B            // ( -"-)  31.25ms      EREGB-0
  45. // RTC Register B bit map masks
  46. #define RTC_UPDATE_INHIBIT      0x80            // (SET) while reading time
  47.                                                 //   inhibit updates
  48. #define RTC_PERDIC_INT_ENB      0x40            // (PIE) Peridic Int Enable
  49. #define RTC_ALARM_INT_ENB       0x20            // (AIE) Alarm Int Enable
  50. #define RTC_Update_INT_ENB      0x10            // (UIE) Update Int Enable
  51. #define RTC_SQUAREWAVE_ENB      0x08            // (SQWE) Square Wave Enable
  52. #define RTC_DATA_MODE_BIN       0x04            // (DM) Calender info in BCD
  53. #define RTC_DATA_MODE_BCD       0x00            // (DM) Calender info in Binary
  54. #define RTC_24HR_MODE           0x02            // (24/12) 24 hr mode
  55. #define RTC_12HR_MODE           0x00            // (24/12) 12 hr mode
  56. #define RTC_DAYLIGHT_SAV_ENB    0x01            // (DSE) Day light savings enb
  58. // RTC Register C bit map masks
  59. #define RTC_IRQF                0x80
  60. #define RTC_PERDIC_INT_FLAG     0x40
  61. #define RTC_ALARM_INT_FLAG      0x20
  62. #define RTC_UPDTE_ENDEDINT_FLAG 0x10
  64. // RTC Extended Bank Reg's - set DV0=1
  65. #define RTC_CENTURY             (RTC_BASE+0x48) // 0-99
  66. #define RTC_DATE_ALARM          (RTC_BASE+0x49) // Alarm on a certain day [1-31]
  69. /* PCMCIA Contoroller registers */
  70. #define PCMCIA_BASE4102  0xb40003e0      //  PCMCIA control register base address
  71. #define INDEXREG         0x00           // PCMCIA index register
  72. #define DATAREG          0x01           // DATA write register for PCMCIA
  76. // SOFT interrupt
  77. // #define SoftIntr         0x0001  /* INTB interrupt  :rename or not? */
  79. // NMI
  80. #define NMIorINT         0x0001     /* BatIntr is NMI or INTB */
  82. //
  83. // ROSE Interrupt Clear Register & Bit  (W1C)
  84. //
  86. // Software interrupt
  87. #define SoftIntr_clr         0x0000    // SOFTINTREG(0xab00009a) writing
  89. // args for ROSE_InitGA()
  90. #define COLDBOOT     0
  91. #define WARMBOOT     1
  94. // CPU registers
  95. #define REGCPU_AT       0x00
  96. #define REGCPU_V0       0x04
  97. #define REGCPU_V1       0x08
  98. #define REGCPU_A0       0x0C
  99. #define REGCPU_A1       0x10
  100. #define REGCPU_A2       0x14
  101. #define REGCPU_A3       0x18
  102. #define REGCPU_T0       0x1C
  103. #define REGCPU_T1       0x20
  104. #define REGCPU_T2       0x24
  105. #define REGCPU_T3       0x28
  106. #define REGCPU_T4       0x2C
  107. #define REGCPU_T5       0x30
  108. #define REGCPU_T6       0x34
  109. #define REGCPU_T7       0x38
  110. #define REGCPU_S0       0x3C
  111. #define REGCPU_S1       0x40
  112. #define REGCPU_S2       0x44
  113. #define REGCPU_S3       0x48
  114. #define REGCPU_S4       0x4C
  115. #define REGCPU_S5       0x50
  116. #define REGCPU_S6       0x54
  117. #define REGCPU_S7       0x58
  118. #define REGCPU_T8       0x5C
  119. #define REGCPU_T9       0x60
  120. #define REGCPU_K0       0x64
  121. #define REGCPU_K1       0x68
  122. #define REGCPU_GP       0x6C
  123. #define REGCPU_SP       0x70
  124. #define REGCPU_S8       0x74
  125. #define REGCPU_RA       0x78
  127. // CP0 registers
  128. #define REGCP0_INDEX        0x80
  129. #define REGCP0_RANDOM       0x84
  130. #define REGCP0_ENTRYLO0     0x88
  131. #define REGCP0_ENTRYLO1     0x8C
  132. #define REGCP0_CONTEXT      0x90
  133. #define REGCP0_PAGEMASK     0x94
  134. #define REGCP0_WIRED        0x98
  135. #define REGCP0_COUNT        0x9C
  136. #define REGCP0_ENTRYHI      0xA0
  137. #define REGCP0_COMPARE      0xA4
  138. #define REGCP0_PSR      0xA8
  139. #define REGCP0_CAUSE        0xAC
  140. #define REGCP0_EPC      0xB0
  141. #define REGCP0_CONFIG       0xB4
  142. #define REGCP0_LLADDR       0xB8
  143. #define REGCP0_WATCHLO      0xBC
  144. #define REGCP0_XCONTEXT     0xC0
  145. #define REGCP0_PERR     0xC4
  146. #define REGCP0_TAGLO        0xC8
  147. #define REGCP0_TAGHI        0xCC
  148. #define REGCP0_ERROREPC     0xD0
  149. #endif //R4300