开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > Windows CE > 查看源码
CLKCON.H
资源名称：SMDK2440.rar　[点击查看]
上传用户：qiulin1960
上传日期：2013-10-16
资源大小：2844k
文件大小：2k
源码类别：

Windows CE

开发平台：

Windows_Unix

CLKCON.H：源码内容
  1. #ifndef _CLOCK_REG_H_
  2. #define _CLOCK_REG_H_
  4. #include "bitfield.h"
  6. //
  7. // CLOCK CONTROL REGISTER (CLKCON)
  8. //
  10. #define CLKCON_SPI (KBit18) // Control PCLK into SPI block (0=Disable,1=Enable)
  11. #define CLKCON_IIS (KBit17) // Control PCLK into IIS block (0=Disable,1=Enable)
  12. #define CLKCON_IIC (KBit16) // Control PCLK into IIC block (0=Disable,1=Enable)
  13. #define CLKCON_ADC (KBit15) // Control PCLK into ADC block (0=Disable,1=Enable)
  14. #define CLKCON_RTC (KBit14) // Control PCLK into RTC control block (0=Disable,1=Enable)
  15. #define CLKCON_GPIO (KBit13) // Control PCLK into GPIO block (0=Disable,1=Enable)
  16. #define CLKCON_UART2 (KBit12) // Control PCLK into UART2 block (0=Disable,1=Enable)
  17. #define CLKCON_UART1 (KBit11) // Control PCLK into UART1 block (0=Disable,1=Enable)
  18. #define CLKCON_UART0 (KBit10) // Control PCLK into UART0 block (0=Disable,1=Enable)
  19. #define CLKCON_SDI (KBit9) // Control PCLK into SDI interface block (0=Disable,1=Enable)
  20. #define CLKCON_PWMTIMER (KBit8) // Control PCLK into PWMTIMER block (0=Disable,1=Enable)
  21. #define CLKCON_USBD (KBit7) // Control PCLK into USB device block (0=Disable,1=Enable)
  22. #define CLKCON_USBH (KBit6) // Control HCLK into USB host block (0=Disable,1=Enable)
  23. #define CLKCON_LCDC (KBit5) // Control HCLK into LCDC block (0=Disable,1=Enable)
  24. #define CLKCON_NFCON (KBit4) // Control HCLK into NAND Flash Controller block (0=Disable,1=Enable)
  25. #define CLKCON_POWEROFF (KBit3) // Control Power Off mode of S3C2440 (0=Disable,1=Transition to Power_OFF mode)
  26. #define CLKCON_IDLE_BIT (KBit2) // Enter IDLE Mode (0=Disable,1=Transition to IDLE mode)
  27. #define CLKCON_RESERVED (KBit1) // Reserved
  28. #define CLKCON_SM_BIT (KBit0) // SPECIAL Mode (0=Disable,1=Enable)
  31. //
  32. // CLOCK SLOW CONTROL (CLKSLOW) REGISTER
  33. //
  35. #define UCLK_ON (KBit7)
  36. #define MPLL_OFF (KBit5)
  37. #define SLOW_BIT (KBit4)
  38. #define SLOW_VAL (KBit2|KBit1|KBit0)
  41. //
  42. // CLOCK DIVIDER CONTROL (CLKDIVN) REGISTER
  43. //
  45. #define HDIVN (KBit1) // 0 : HCLK = FCLK, 1 : HCLK = FCLK/2
  46. #define PDIVN (KBit0) // 0 : PCLK = HCLK, 1 : PCLK = HCLK/2
  48. #endif // _CLOCK_REG_H_