开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 多媒体 > DVD > 查看源码
sdram.h
资源名称：8202s_8281s_050405_dvd_622.rar　[点击查看]
上传用户：caisangzi8
上传日期：2013-10-25
资源大小：15756k
文件大小：8k
源码类别：

DVD

开发平台：

C/C++

sdram.h：源码内容
  1. // 
  2. // FILE
  3. // sdram.h
  4. //
  5. // SDRAM interface timing setting
  6. // used in init0.S
  7. //
  10. //
  11. // the way to define SDRAM parameter:
  12. //
  13. // non-bypass mode:
  14. // please define 
  15. // #define CFG_SDRAM_OUT     CFGOUT(a,b)
  16. // #define CFG_SDRAM_IN      CFGIN0(c,d)
  17. // #define CFG_SDRAM_IN_DLY  CFGIN0(0,0,0)
  18. // #define CFG_SDRAM_PADCTRL 0x****
  19. //
  20. // bypass mode:
  21. // #define CFG_SDRAM_OUT     CFGOUT(a,b)
  22. // #define CFG_SDRAM_IN      CFGIN0(0,0)         /* no-use */
  23. // #define CFG_SDRAM_IN_DLY  CFGIN0(1,c,d)
  24. // #define CFG_SDRAM_PADCTRL 0x****
  25. //
  26. // You can SDRAM test result to setup (a,b,c,d)
  27. // 
  28. // (a,b) defines the output interface delay.
  29. // b -> output interface clock select.
  30. // a -> extra inserted delay with respect to the selected clock source
  31. // (b=0) will choose the invert of system clock.
  32. // usually we choose (b=0).  choose a minimum value with margin for (a) 
  33. //
  34. // (c,d) defines the input interface clock delay.
  35. // d -> input interface clock select.
  36. // c -> extra inserted delay with respect to the selected clock source
  37. // (d=1) will choose the system clock.
  38. // usually we choose (d=1).  choose a minimum value with margin for (c) 
  39. //
  40. // For example, if test sdram testing result is:
  41. // >> sdram_test config  OUT 0002-0000 IN 0005-0001 passed
  42. // then, a=2,b=0,c=5,d=1
  43. // and in this file you should define:
  44. // #define CFG_SDRAM_OUT     CFGOUT(2,0)
  45. // #define CFG_SDRAM_IN      CFGIN0(5,1)
  46. //
  47. //
  49. #define CFGOUT(dly, mode)           (((dly)<<3)|(mode))
  50. #define CFGIN0(dly, mode)           (((dly)<<3)|(mode))
  51. #define CFGIN1(dly, mode, bypass)   (((bypass)<<7)|((dly)<<3)|(mode))
  53. #ifdef SPHE1000
  54.     #define CFG_SDRAM_OUT       CFGOUT(1,0)
  55.     #define CFG_SDRAM_IN        CFGIN0(3,1)
  56.     #define CFG_SDRAM_IN_DLY    CFGIN1(0,0,0)    // bypass
  57.     #define CFG_SDRAM_PADCTRL   (0x565A)    
  58. #else
  60. #if     defined(EMU_216_SOCKET_STD_CORNER)
  61.     // 216-pin socket
  62.      #ifdef IC_8202_B    ////kenny 2004/4/21
  63.     #define CFG_SDRAM_OUT       CFGOUT(4,0)
  64.     #define CFG_SDRAM_IN        CFGIN0(2,1)
  65.     #define CFG_SDRAM_IN_DLY    CFGIN1(0,0,0)    // bypass
  66.     #define CFG_SDRAM_PADCTRL   (0xAAAF)    
  67.     #else
  68.     #define CFG_SDRAM_OUT       CFGOUT(3,0)
  69.     #define CFG_SDRAM_IN        CFGIN0(2,1)
  70.     #define CFG_SDRAM_IN_DLY    CFGIN1(0,0,0)       // no-bypass
  71.     #define CFG_SDRAM_PADCTRL   (0xFFFF)
  72.     #endif
  73. #elif   defined(EMU_216_SOCKET_FAST_CORNER)    
  74. #ifdef IC_8202_B    ////kenny 2004/4/21
  75.     #define CFG_SDRAM_OUT       CFGOUT(4,0)
  76.     #define CFG_SDRAM_IN        CFGIN0(2,1)
  77.     #define CFG_SDRAM_IN_DLY    CFGIN1(0,0,0)    // bypass
  78.     #define CFG_SDRAM_PADCTRL   (0xAAAF)    
  79.     #else
  80.     #define CFG_SDRAM_OUT       CFGOUT(5,0)    
  81.     #define CFG_SDRAM_IN        CFGIN0(6,1)
  82.     #define CFG_SDRAM_IN_DLY    CFGIN1(1,4,1)    // bypass
  83.     #define CFG_SDRAM_PADCTRL   (0x555B)
  84.     #endif
  85.     
  86. #elif   defined(EMU_216_REAL_FAST_CORNER)
  87.     // 216-pin EMU PCB for real chip
  88. #ifdef IC_8202_B    //terry,2004/4/8 03:58PM
  89.     //#define CFG_SDRAM_OUT       CFGOUT(3,0)
  90.     //#define CFG_SDRAM_IN        CFGIN0(0,6)
  91.     //#define CFG_SDRAM_IN_DLY    CFGIN1(3,1,1)       // no-bypass
  92.     //#define CFG_SDRAM_PADCTRL   (0xaaFF)
  93.     
  94.     #define CFG_SDRAM_OUT       CFGOUT(4,0) //kenny 2004/4/21
  95.     #define CFG_SDRAM_IN        CFGIN0(2,1)
  96.     #define CFG_SDRAM_IN_DLY    CFGIN1(0,0,0)    // bypass
  97.     #define CFG_SDRAM_PADCTRL   (0xAAAF)    
  98.   #else
  99.     #define CFG_SDRAM_OUT       CFGOUT(2,0)
  100.     #define CFG_SDRAM_IN        CFGIN0(0,6)
  101.     #define CFG_SDRAM_IN_DLY    CFGIN1(4,1,1)       // no-bypass
  102.     #define CFG_SDRAM_PADCTRL   (0xaaFF)
  103.   #endif
  104.     
  105. #elif   defined(EMU_216_REAL_STD_CORNER)
  106.     // 216-pin EMU PCB for real chip
  107.     #define CFG_SDRAM_OUT       CFGOUT(2,0) //2002/2/24
  108.     #define CFG_SDRAM_IN        CFGIN0(4,1)
  109.     #define CFG_SDRAM_IN_DLY    CFGIN1(0,0,0)   // no-bypass
  110.     #define CFG_SDRAM_PADCTRL   (0xAAFF)
  111. #elif   defined(EMU_256_SHARE_SOCKET_FAST_CORNER)
  112.     // 256-pin socket
  113.     #define CFG_SDRAM_OUT       CFGOUT(4,0)
  114.     #define CFG_SDRAM_IN        CFGIN0(2,1)
  115.     #define CFG_SDRAM_IN_DLY    CFGIN1(0,0,0)    // bypass
  116.     #define CFG_SDRAM_PADCTRL   (0xAAAF)          
  117. #elif   defined(EMU_256_SHARE_SOCKET_STD_CORNER)
  118.     // 256-pin socket
  119.     #ifdef IC_8202_B    ////kenny 2004/4/21
  120.     #define CFG_SDRAM_OUT       CFGOUT(4,0)
  121.     #define CFG_SDRAM_IN        CFGIN0(2,1)
  122.     #define CFG_SDRAM_IN_DLY    CFGIN1(0,0,0)    // bypass
  123.     #define CFG_SDRAM_PADCTRL   (0xAAAF)    
  124.     #else
  125.     #define CFG_SDRAM_OUT       CFGOUT(4,0)    //kenny 2004/2/13
  126.     #define CFG_SDRAM_IN        CFGIN0(4,1)
  127.     #define CFG_SDRAM_IN_DLY    CFGIN1(1,4,1)    // bypass
  128.     #define CFG_SDRAM_PADCTRL   (0x555B)
  129. #endif
  130. #elif   defined(MP_BOARD_256_NON_SHARE_STD_CORNER)
  131.      // 256-pin non-shared
  132.      
  133.     #define CFG_SDRAM_OUT_PS21       CFGOUT(2,0)
  134.     #define CFG_SDRAM_IN_PS21        CFGIN0(1,6)
  135.     #define CFG_SDRAM_IN_DLY_PS21    CFGIN1(0,0,0)       // no-bypass
  136.     #define CFG_SDRAM_PADCTRL_PS21   (0x555A)
  137.     
  138. #ifdef IC_8202E      //8202E                 //chyeh 2005/01/05
  139.         #define CFG_SDRAM_OUT       CFGOUT(2,0)
  140.         #define CFG_SDRAM_IN        CFGIN0(2,1)
  141.         #define CFG_SDRAM_IN_DLY    CFGIN1(4,1,1)    // bypass
  142.         #define CFG_SDRAM_PADCTRL   (0x4444) 
  143.            
  144. #else        //8202X
  145.         #define CFG_SDRAM_OUT       CFGOUT(2,0)
  146.         #define CFG_SDRAM_IN        CFGIN0(2,1)
  147.         #define CFG_SDRAM_IN_DLY    CFGIN1(1,4,1)       // bypass
  148.         #define CFG_SDRAM_PADCTRL   (0x555B)
  149. #endif   
  150. #elif   defined(MP_BOARD_216_PIN_STD_CORNER)
  151.     // 216-pin PP PCB
  152.     #define CFG_SDRAM_OUT_PS21       CFGOUT(2,0)
  153.     #define CFG_SDRAM_IN_PS21        CFGIN0(1,6)
  154.     #define CFG_SDRAM_IN_DLY_PS21    CFGIN1(0,0,0)       // no-bypass
  155.     #define CFG_SDRAM_PADCTRL_PS21   (0x555A)
  156.     
  157.     #ifdef IC_8202_B    ////kenny 2004/4/21
  158.     #define CFG_SDRAM_OUT       CFGOUT(4,0)
  159.     #define CFG_SDRAM_IN        CFGIN0(2,1)
  160.     #define CFG_SDRAM_IN_DLY    CFGIN1(0,0,0)    // bypass
  161.     #define CFG_SDRAM_PADCTRL   (0xAAAF)    
  162.     #else    
  163.     #define CFG_SDRAM_OUT       CFGOUT(2,0) //2002/2/24
  164.     #define CFG_SDRAM_IN        CFGIN0(4,1)
  165.     #define CFG_SDRAM_IN_DLY    CFGIN1(0,0,0)       // no-bypass
  166.     #define CFG_SDRAM_PADCTRL   (0xAAFF)
  167.     #endif
  168. #elif   defined(MP_BOARD_216_PIN_FAST_CORNER)
  169.     // 216-pin PP PCB
  170.     #ifdef IC_8202_B    ////kenny 2004/4/21
  171.     #define CFG_SDRAM_OUT       CFGOUT(4,0)
  172.     #define CFG_SDRAM_IN        CFGIN0(2,1)
  173.     #define CFG_SDRAM_IN_DLY    CFGIN1(0,0,0)    // bypass
  174.     #define CFG_SDRAM_PADCTRL   (0xAAAF)    
  175.     #else
  176.     #define CFG_SDRAM_OUT       CFGOUT(3,0) //2002/2/24
  177.     #define CFG_SDRAM_IN        CFGIN0(5,1)
  178.     #define CFG_SDRAM_IN_DLY    CFGIN1(0,0,0)       // no-bypass
  179.     #define CFG_SDRAM_PADCTRL   (0xAAFF)
  180.     #endif
  182. #elif   defined(MP_BOARD_256_SHARE_STD_CORNER)
  183.     // 256-pin PP PCB share mode
  184.     #ifdef IC_8202_B    ////kenny 2004/4/21
  185.     #define CFG_SDRAM_OUT       CFGOUT(4,0)
  186.     #define CFG_SDRAM_IN        CFGIN0(2,1)
  187.     #define CFG_SDRAM_IN_DLY    CFGIN1(0,0,0)    // bypass
  188.     #define CFG_SDRAM_PADCTRL   (0xAAAF)    
  189.     #else
  190.     #define CFG_SDRAM_OUT       CFGOUT(3,0)
  191.     #define CFG_SDRAM_IN        CFGIN0(2,1)
  192.     #define CFG_SDRAM_IN_DLY    CFGIN1(1,4,1)       // bypass
  193.     #define CFG_SDRAM_PADCTRL   (0x555B)
  194.     #endif
  195.     
  196. #else
  197.     #ifdef IC_8202_B    ////kenny 2004/4/21
  198.     #define CFG_SDRAM_OUT       CFGOUT(4,0)
  199.     #define CFG_SDRAM_IN        CFGIN0(2,1)
  200.     #define CFG_SDRAM_IN_DLY    CFGIN1(0,0,0)    // bypass
  201.     #define CFG_SDRAM_PADCTRL   (0xAAAF)    
  202.     #else
  203.     #define CFG_SDRAM_OUT       CFGOUT(2,0)
  204.     #define CFG_SDRAM_IN        CFGIN0(0,6)
  205.     #define CFG_SDRAM_IN_DLY    CFGIN1(4,1,1)       // no-bypass
  206.     #define CFG_SDRAM_PADCTRL   (0xaaFF)
  207.     #endif
  208. #endif
  210. #ifndef CFG_SDRAM_OUT_PS21
  211.     #define CFG_SDRAM_OUT_PS21       CFGOUT(2,0)
  212.     #define CFG_SDRAM_IN_PS21        CFGIN0(1,6)
  213.     #define CFG_SDRAM_IN_DLY_PS21    CFGIN1(0,0,0)       // no-bypass
  214.     #define CFG_SDRAM_PADCTRL_PS21   (0x555A)
  215. #endif
  217. #endif // SPHE1000