开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > DSP编程 > 查看源码
DSP281x_Sci.h
资源名称：TMS320F2812-EVM.rar　[点击查看]
上传用户：qingfan3
上传日期：2014-10-27
资源大小：31439k
文件大小：8k
源码类别：

DSP编程

开发平台：

C/C++

DSP281x_Sci.h：源码内容
  1. //###########################################################################
  2. //
  3. // FILE: DSP281x_Sci.h
  4. //
  5. // TITLE: DSP281x Device SCI Register Definitions.
  6. //
  7. //###########################################################################
  8. //
  9. //  Ver | dd mmm yyyy | Who  | Description of changes
  10. // =====|=============|======|===============================================
  11. //  1.00| 11 Sep 2003 | L.H. | Changes since previous version (v.58 Alpha)
  12. //      |             |      | Added SCIRST bit field to SCIFFTX register
  13. //      |             |      | Renamed RXERR to RXERROR to match documentation
  14. //      |             |      | Renamed RXOVF_CLR to RXFFOVRCLR to match user documentation
  15. //###########################################################################
  17. #ifndef DSP281x_SCI_H
  18. #define DSP281x_SCI_H
  21. #ifdef __cplusplus
  22. extern "C" {
  23. #endif
  25. //---------------------------------------------------------------------------
  26. // SCI Individual Register Bit Definitions
  28. //----------------------------------------------------------
  29. // SCICCR communication control register bit definitions:
  30. //
  32. struct  SCICCR_BITS {        // bit    description
  33.    Uint16 SCICHAR:3;         // 2:0    Character length control        
  34.    Uint16 ADDRIDLE_MODE:1;   // 3      ADDR/IDLE Mode control
  35.    Uint16 LOOPBKENA:1;       // 4      Loop Back enable
  36.    Uint16 PARITYENA:1;       // 5      Parity enable   
  37.    Uint16 PARITY:1;          // 6      Even or Odd Parity
  38.    Uint16 STOPBITS:1;        // 7      Number of Stop Bits
  39.    Uint16 rsvd1:8;           // 15:8   reserved
  40. }; 
  43. union SCICCR_REG {
  44.    Uint16              all;
  45.    struct SCICCR_BITS  bit;
  46. };
  48. //-------------------------------------------
  49. // SCICTL1 control register 1 bit definitions:
  50. //
  51.                        
  52. struct  SCICTL1_BITS {       // bit    description
  53.    Uint16 RXENA:1;           // 0      SCI receiver enable
  54.    Uint16 TXENA:1;           // 1      SCI transmitter enable
  55.    Uint16 SLEEP:1;           // 2      SCI sleep  
  56.    Uint16 TXWAKE:1;          // 3      Transmitter wakeup method
  57.    Uint16 rsvd:1;            // 4      reserved
  58.    Uint16 SWRESET:1;         // 5      Software reset   
  59.    Uint16 RXERRINTENA:1;     // 6      Recieve interrupt enable
  60.    Uint16 rsvd1:9;           // 15:7   reserved
  62. }; 
  64. union SCICTL1_REG {
  65.    Uint16               all;
  66.    struct SCICTL1_BITS  bit;
  67. };
  69. //---------------------------------------------
  70. // SCICTL2 control register 2 bit definitions:
  71. // 
  73. struct  SCICTL2_BITS {       // bit    description
  74.    Uint16 TXINTENA:1;        // 0      Transmit interrupt enable    
  75.    Uint16 RXBKINTENA:1;      // 1      Receiver-buffer break enable
  76.    Uint16 rsvd:4;            // 5:2    reserved
  77.    Uint16 TXEMPTY:1;         // 6      Transmitter empty flag
  78.    Uint16 TXRDY:1;           // 7      Transmitter ready flag  
  79.    Uint16 rsvd1:8;           // 15:8   reserved
  81. }; 
  83. union SCICTL2_REG {
  84.    Uint16               all;
  85.    struct SCICTL2_BITS  bit;
  86. };
  88. //---------------------------------------------------
  89. // SCIRXST Receiver status register bit definitions:
  90. //
  92. struct  SCIRXST_BITS {       // bit    description
  93.    Uint16 rsvd:1;            // 0      reserved
  94.    Uint16 RXWAKE:1;          // 1      Receiver wakeup detect flag
  95.    Uint16 PE:1;              // 2      Parity error flag
  96.    Uint16 OE:1;              // 3      Overrun error flag
  97.    Uint16 FE:1;              // 4      Framing error flag
  98.    Uint16 BRKDT:1;           // 5      Break-detect flag   
  99.    Uint16 RXRDY:1;           // 6      Receiver ready flag
  100.    Uint16 RXERROR:1;         // 7      Receiver error flag
  102. }; 
  104. union SCIRXST_REG {
  105.    Uint16               all;
  106.    struct SCIRXST_BITS  bit;
  107. };
  109. //----------------------------------------------------
  110. // SCIRXBUF Receiver Data Buffer with FIFO bit definitions:
  111. // 
  113. struct  SCIRXBUF_BITS {      // bits   description
  114.    Uint16 RXDT:8;            // 7:0    Receive word
  115.    Uint16 rsvd:6;            // 13:8   reserved
  116.    Uint16 SCIFFPE:1;         // 14     SCI PE error in FIFO mode
  117.    Uint16 SCIFFFE:1;         // 15     SCI FE error in FIFO mode
  118. };
  120. union SCIRXBUF_REG {
  121.    Uint16                all;
  122.    struct SCIRXBUF_BITS  bit;
  123. };
  125. //--------------------------------------------------
  126. // SCIPRI Priority control register bit definitions:
  127. // 
  128. //
  129.                                                    
  130. struct  SCIPRI_BITS {        // bit    description
  131.    Uint16 rsvd:3;            // 2:0    reserved
  132.    Uint16 FREE:1;            // 3      Free emulation suspend mode
  133.    Uint16 SOFT:1;            // 4      Soft emulation suspend mode
  134.    Uint16 rsvd1:3;           // 7:5    reserved
  135. }; 
  137. union SCIPRI_REG {
  138.    Uint16              all;
  139.    struct SCIPRI_BITS  bit;
  140. };
  142. //-------------------------------------------------
  143. // SCI FIFO Transmit register bit definitions:
  144. // 
  145. //
  146.                                                   
  147. struct  SCIFFTX_BITS {       // bit    description
  148.    Uint16 TXFFILIL:5;        // 4:0    Interrupt level
  149.    Uint16 TXFFIENA:1;        // 5      Interrupt enable
  150.    Uint16 TXINTCLR:1;        // 6      Clear INT flag
  151.    Uint16 TXFFINT:1;         // 7      INT flag
  152.    Uint16 TXFFST:5;          // 12:8   FIFO status
  153.    Uint16 TXFIFOXRESET:1;    // 13     FIFO reset
  154.    Uint16 SCIFFENA:1;        // 14     Enhancement enable
  155.    Uint16 SCIRST:1;          // 15     SCI reset rx/tx channels 
  157. }; 
  159. union SCIFFTX_REG {
  160.    Uint16               all;
  161.    struct SCIFFTX_BITS  bit;
  162. };
  164. //------------------------------------------------
  165. // SCI FIFO recieve register bit definitions:
  166. // 
  167. //
  168.                                                
  169. struct  SCIFFRX_BITS {       // bits   description
  170.    Uint16 RXFFIL:5;          // 4:0    Interrupt level
  171.    Uint16 RXFFIENA:1;        // 5      Interrupt enable
  172.    Uint16 RXFFINTCLR:1;      // 6      Clear INT flag
  173.    Uint16 RXFFINT:1;         // 7      INT flag
  174.    Uint16 RXFIFST:5;         // 12:8   FIFO status
  175.    Uint16 RXFIFORESET:1;     // 13     FIFO reset
  176.    Uint16 RXFFOVRCLR:1;      // 14     Clear overflow
  177.    Uint16 RXFFOVF:1;         // 15     FIFO overflow
  179. }; 
  181. union SCIFFRX_REG {
  182.    Uint16               all;
  183.    struct SCIFFRX_BITS  bit;
  184. };
  186. // SCI FIFO control register bit definitions:
  187. struct  SCIFFCT_BITS {     // bits   description
  188.    Uint16 FFTXDLY:8;         // 7:0    FIFO transmit delay
  189.    Uint16 rsvd:5;            // 12:8   reserved
  190.    Uint16 CDC:1;             // 13     Auto baud mode enable
  191.    Uint16 ABDCLR:1;          // 14     Auto baud clear
  192.    Uint16 ABD:1;             // 15     Auto baud detect
  193. };
  195. union SCIFFCT_REG {
  196.    Uint16               all;
  197.    struct SCIFFCT_BITS  bit;
  198. };
  200. //---------------------------------------------------------------------------
  201. // SCI Register File:
  202. //
  203. struct  SCI_REGS {
  204.    union SCICCR_REG     SCICCR;     // Communications control register
  205.    union SCICTL1_REG    SCICTL1;    // Control register 1
  206.    Uint16               SCIHBAUD;   // Baud rate (high) register
  207.    Uint16               SCILBAUD;   // Baud rate (low) register
  208.    union SCICTL2_REG    SCICTL2;    // Control register 2
  209.    union SCIRXST_REG    SCIRXST;    // Recieve status register
  210.    Uint16               SCIRXEMU;   // Recieve emulation buffer register
  211.    union SCIRXBUF_REG   SCIRXBUF;   // Recieve data buffer  
  212.    Uint16               rsvd1;      // reserved
  213.    Uint16               SCITXBUF;   // Transmit data buffer 
  214.    union SCIFFTX_REG    SCIFFTX;    // FIFO transmit register
  215.    union SCIFFRX_REG    SCIFFRX;    // FIFO recieve register
  216.    union SCIFFCT_REG    SCIFFCT;    // FIFO control register
  217.    Uint16               rsvd2;      // reserved
  218.    Uint16               rsvd3;      // reserved
  219.    union SCIPRI_REG     SCIPRI;     // FIFO Priority control   
  220. };
  222. //---------------------------------------------------------------------------
  223. // SCI External References & Function Declarations:
  224. //
  225. extern volatile struct SCI_REGS SciaRegs;
  226. extern volatile struct SCI_REGS ScibRegs;
  228. #ifdef __cplusplus
  229. }
  230. #endif /* extern "C" */
  232. #endif  // end of DSP281x_SCI_H definition
  234. //===========================================================================
  235. // No more.
  236. //===========================================================================