开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > DSP编程 > 查看源码
DSP281x_Adc.h
资源名称：TMS320F2812-EVM.rar　[点击查看]
上传用户：qingfan3
上传日期：2014-10-27
资源大小：31439k
文件大小：9k
源码类别：

DSP编程

开发平台：

C/C++

DSP281x_Adc.h：源码内容
  1. //###########################################################################
  2. //
  3. // FILE:   DSP281x_Adc.h
  4. //
  5. // TITLE:  DSP281x Device ADC Register Definitions.
  6. //
  7. //###########################################################################
  8. //
  9. //  Ver | dd mmm yyyy | Who  | Description of changes
  10. // =====|=============|======|===============================================
  11. //  1.00| 11 Sep 2003 | L.H. | Changes since previous version (v.58 Alpha)
  12. //      |             |      | Separated the MAX_CONV bit fields into two
  13. //      |             |      | MAX_CONV1  // 3:0
  14. //      |             |      | MAX_CONV2  // 6:4
  15. //      |             |      | Added SEQ_OVRD bit to ADCTRL1 for RevC and after silicon
  16. //###########################################################################
  18. #ifndef DSP281x_ADC_H
  19. #define DSP281x_ADC_H
  21. #ifdef __cplusplus
  22. extern "C" {
  23. #endif
  26. //---------------------------------------------------------------------------
  27. // ADC Individual Register Bit Definitions:
  29. struct ADCTRL1_BITS {     // bits  description
  30.     Uint16  rsvd1:4;      // 3:0   reserved
  31.     Uint16  SEQ_CASC:1;   // 4     Cascaded sequencer mode
  32.     Uint16  SEQ_OVRD:1;   // 5     Sequencer override 
  33.     Uint16  CONT_RUN:1;   // 6     Continuous run
  34.     Uint16  CPS:1;        // 7     ADC core clock pre-scalar
  35.     Uint16  ACQ_PS:4;     // 11:8  Acquisition window size
  36.     Uint16  SUSMOD:2;     // 13:12 Emulation suspend mode
  37.     Uint16  RESET:1;      // 14    ADC reset
  38.     Uint16  rsvd2:1;      // 15    reserved
  39. };
  42. union ADCTRL1_REG {
  43.    Uint16                all;
  44.    struct ADCTRL1_BITS   bit;
  45. };
  48. struct ADCTRL2_BITS {         // bits  description
  49.     Uint16  EVB_SOC_SEQ2:1;   // 0     Event manager B SOC mask for SEQ2
  50.     Uint16  rsvd1:1;          // 1     reserved
  51.     Uint16  INT_MOD_SEQ2:1;   // 2     SEQ2 Interrupt mode
  52.     Uint16  INT_ENA_SEQ2:1;   // 3     SEQ2 Interrupt enable
  53.     Uint16  rsvd2:1;          // 4     reserved
  54.     Uint16  SOC_SEQ2:1;       // 5     Start of conversion for SEQ2
  55.     Uint16  RST_SEQ2:1;       // 6     Reset SEQ2
  56.     Uint16  EXT_SOC_SEQ1:1;   // 7     External start of conversion for SEQ1
  57.     Uint16  EVA_SOC_SEQ1:1;   // 8     Event manager A SOC mask for SEQ1
  58.     Uint16  rsvd3:1;          // 9     reserved
  59.     Uint16  INT_MOD_SEQ1:1;   // 10    SEQ1 Interrupt mode
  60.     Uint16  INT_ENA_SEQ1:1;   // 11    SEQ1 Interrupt enable
  61.     Uint16  rsvd4:1;          // 12    reserved
  62.     Uint16  SOC_SEQ1:1;       // 13    Start of conversion trigger for SEQ1
  63.     Uint16  RST_SEQ1:1;       // 14    Restart sequencer 1   
  64.     Uint16  EVB_SOC_SEQ:1;    // 15    EVB SOC enable
  65. };
  68. union ADCTRL2_REG {
  69.    Uint16                all;
  70.    struct ADCTRL2_BITS   bit;
  71. };
  74. struct ADCASEQSR_BITS {       // bits   description
  75.     Uint16  SEQ1_STATE:4;     // 3:0    SEQ1 state
  76.     Uint16  SEQ2_STATE:3;     // 6:4    SEQ2 state
  77.     Uint16  rsvd1:1;          // 7      reserved
  78.     Uint16  SEQ_CNTR:4;       // 11:8   Sequencing counter status 
  79.     Uint16  rsvd2:4;          // 15:12  reserved  
  80. };
  82. union ADCASEQSR_REG {
  83.    Uint16                 all;
  84.    struct ADCASEQSR_BITS  bit;
  85. };
  88. struct ADCMAXCONV_BITS {      // bits  description
  89.     Uint16  MAX_CONV1:4;      // 3:0   Max number of conversions
  90.     Uint16  MAX_CONV2:3;      // 6:4   Max number of conversions    
  91.     Uint16  rsvd1:9;          // 15:7  reserved 
  92. };
  94. union ADCMAXCONV_REG {
  95.    Uint16                  all;
  96.    struct ADCMAXCONV_BITS  bit;
  97. };
  100. struct ADCCHSELSEQ1_BITS {    // bits   description
  101.     Uint16  CONV00:4;         // 3:0    Conversion selection 00
  102.     Uint16  CONV01:4;         // 7:4    Conversion selection 01
  103.     Uint16  CONV02:4;         // 11:8   Conversion selection 02
  104.     Uint16  CONV03:4;         // 15:12  Conversion selection 03
  105. };
  107. union  ADCCHSELSEQ1_REG{
  108.    Uint16                    all;
  109.    struct ADCCHSELSEQ1_BITS  bit;
  110. };
  112. struct ADCCHSELSEQ2_BITS {    // bits   description
  113.     Uint16  CONV04:4;         // 3:0    Conversion selection 04
  114.     Uint16  CONV05:4;         // 7:4    Conversion selection 05
  115.     Uint16  CONV06:4;         // 11:8   Conversion selection 06
  116.     Uint16  CONV07:4;         // 15:12  Conversion selection 07
  117. };
  119. union  ADCCHSELSEQ2_REG{
  120.    Uint16                    all;
  121.    struct ADCCHSELSEQ2_BITS  bit;
  122. };
  124. struct ADCCHSELSEQ3_BITS {    // bits   description
  125.     Uint16  CONV08:4;         // 3:0    Conversion selection 08
  126.     Uint16  CONV09:4;         // 7:4    Conversion selection 09
  127.     Uint16  CONV10:4;         // 11:8   Conversion selection 10
  128.     Uint16  CONV11:4;         // 15:12  Conversion selection 11
  129. };
  131. union  ADCCHSELSEQ3_REG{
  132.    Uint16                    all;
  133.    struct ADCCHSELSEQ3_BITS  bit;
  134. };
  136. struct ADCCHSELSEQ4_BITS {    // bits   description
  137.     Uint16  CONV12:4;         // 3:0    Conversion selection 12
  138.     Uint16  CONV13:4;         // 7:4    Conversion selection 13
  139.     Uint16  CONV14:4;         // 11:8   Conversion selection 14
  140.     Uint16  CONV15:4;         // 15:12  Conversion selection 15
  141. };
  143. union  ADCCHSELSEQ4_REG {
  144.    Uint16                    all;
  145.    struct ADCCHSELSEQ4_BITS  bit;
  146. };
  148. struct ADCTRL3_BITS {         // bits   description
  149.     Uint16   SMODE_SEL:1;     // 0      Sampling mode select
  150.     Uint16   ADCCLKPS:4;      // 4:1    ADC core clock divider
  151.     Uint16   ADCPWDN:1;       // 5      ADC powerdown
  152.     Uint16   ADCBGRFDN:2;     // 7:6    ADC bandgap/ref power down
  153.     Uint16   rsvd1:8;         // 15:8   reserved
  154. }; 
  156. union  ADCTRL3_REG {
  157.    Uint16                all;
  158.    struct ADCTRL3_BITS   bit;
  159. };
  162. struct ADCST_BITS {           // bits   description
  163.     Uint16   INT_SEQ1:1;      // 0      SEQ1 Interrupt flag  
  164.     Uint16   INT_SEQ2:1;      // 1      SEQ2 Interrupt flag
  165.     Uint16   SEQ1_BSY:1;      // 2      SEQ1 busy status
  166.     Uint16   SEQ2_BSY:1;      // 3      SEQ2 busy status
  167.     Uint16   INT_SEQ1_CLR:1;  // 4      SEQ1 Interrupt clear
  168.     Uint16   INT_SEQ2_CLR:1;  // 5      SEQ2 Interrupt clear
  169.     Uint16   EOS_BUF1:1;      // 6      End of sequence buffer1
  170.     Uint16   EOS_BUF2:1;      // 7      End of sequence buffer2
  171.     Uint16   rsvd1:8;         // 15:8   reserved
  172. };
  175. union  ADCST_REG {
  176.    Uint16             all;
  177.    struct ADCST_BITS  bit;
  178. };
  181. struct ADC_REGS {
  182.     union ADCTRL1_REG      ADCTRL1;       // ADC Control 1
  183.     union ADCTRL2_REG      ADCTRL2;       // ADC Control 2
  184.     union ADCMAXCONV_REG   ADCMAXCONV;    // Max conversions
  185.     union ADCCHSELSEQ1_REG ADCCHSELSEQ1;  // Channel select sequencing control 1
  186.     union ADCCHSELSEQ2_REG ADCCHSELSEQ2;  // Channel select sequencing control 2
  187.     union ADCCHSELSEQ3_REG ADCCHSELSEQ3;  // Channel select sequencing control 3
  188.     union ADCCHSELSEQ4_REG ADCCHSELSEQ4;  // Channel select sequencing control 4
  189.     union ADCASEQSR_REG    ADCASEQSR;     // Autosequence status register
  190.     Uint16                 ADCRESULT0;    // Conversion Result Buffer 0
  191.     Uint16                 ADCRESULT1;    // Conversion Result Buffer 1
  192.     Uint16                 ADCRESULT2;    // Conversion Result Buffer 2
  193.     Uint16                 ADCRESULT3;    // Conversion Result Buffer 3
  194.     Uint16                 ADCRESULT4;    // Conversion Result Buffer 4
  195.     Uint16                 ADCRESULT5;    // Conversion Result Buffer 5
  196.     Uint16                 ADCRESULT6;    // Conversion Result Buffer 6
  197.     Uint16                 ADCRESULT7;    // Conversion Result Buffer 7
  198.     Uint16                 ADCRESULT8;    // Conversion Result Buffer 8
  199.     Uint16                 ADCRESULT9;    // Conversion Result Buffer 9
  200.     Uint16                 ADCRESULT10;   // Conversion Result Buffer 10
  201.     Uint16                 ADCRESULT11;   // Conversion Result Buffer 11
  202.     Uint16                 ADCRESULT12;   // Conversion Result Buffer 12
  203.     Uint16                 ADCRESULT13;   // Conversion Result Buffer 13
  204.     Uint16                 ADCRESULT14;   // Conversion Result Buffer 14
  205.     Uint16                 ADCRESULT15;   // Conversion Result Buffer 15
  206.     union ADCTRL3_REG      ADCTRL3;       // ADC Control 3  
  207.     union ADCST_REG        ADCST;         // ADC Status Register
  208. };
  211. //---------------------------------------------------------------------------
  212. // ADC External References & Function Declarations:
  213. //
  214. extern volatile struct ADC_REGS AdcRegs;
  217. #ifdef __cplusplus
  218. }
  219. #endif /* extern "C" */
  222. #endif  // end of DSP281x_ADC_H definition
  224. //===========================================================================
  225. // No more.
  226. //===========================================================================