开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > DSP编程 > 查看源码
DSP281x_SysCtrl.h
资源名称：TMS320F2812-EVM.rar　[点击查看]
上传用户：qingfan3
上传日期：2014-10-27
资源大小：31439k
文件大小：12k
源码类别：

DSP编程

开发平台：

C/C++

DSP281x_SysCtrl.h：源码内容
  1. //###########################################################################
  2. //
  3. // FILE:   DSP281x_SysCtrl.h
  4. //
  5. // TITLE:  DSP281x Device System Control Register Definitions.
  6. //
  7. //###########################################################################
  8. //
  9. //  Ver | dd mmm yyyy | Who  | Description of changes
  10. // =====|=============|======|===============================================
  11. //  1.00| 11 Sep 2003 | L.H. | Changes since previous version (v.58 Alpha)
  12. //      |             |      | Added bit definitions for the PLLCR register,
  13. //      |             |      | Low power mode LPMCR0 and LPMCR1 registers
  14. //      |             |      | Corrected OTPWAIT bit field name in FOTPWAIT
  15. //      |             |      | Changed SCIENCLKA to SCIAENCLK and SCIENCLKB to
  16. //      |             |      |    SCIBENCLK to match documentation
  17. //      |             |      | Removed bit definition for SCSR register.  This
  18. //      |             |      |    register should only be written to using a
  19. //      |             |      |    mask value else a read-modify-write will clear
  20. //      |             |      |    the WDOVERRIDE bit. 
  21. //###########################################################################
  23. #ifndef DSP281x_SYS_CTRL_H
  24. #define DSP281x_SYS_CTRL_H
  27. #ifdef __cplusplus
  28. extern "C" {
  29. #endif
  32. //---------------------------------------------------------------------------
  33. // System Control Individual Register Bit Definitions:
  34. //
  35. // High speed peripheral clock register bit definitions:
  36. struct HISPCP_BITS  {   // bits  description
  37.    Uint16 HSPCLK:3;     // 2:0   Rate relative to SYSCLKOUT
  38.    Uint16 rsvd1:13;     // 15:3  reserved
  39. };
  41. union HISPCP_REG {
  42.    Uint16              all;
  43.    struct HISPCP_BITS  bit;
  44. };
  46. // Low speed peripheral clock register bit definitions:
  47. struct LOSPCP_BITS  {   // bits  description
  48.    Uint16 LSPCLK:3;     // 2:0   Rate relative to SYSCLKOUT
  49.    Uint16 rsvd1:13;     // 15:3  reserved
  50. };
  52. union LOSPCP_REG {
  53.    Uint16              all;
  54.    struct LOSPCP_BITS  bit;
  55. };
  57. // Peripheral clock control register bit definitions:
  58. struct PCLKCR_BITS  {   // bits  description
  59.    Uint16 EVAENCLK:1;   // 0     Enable high speed clk to EV-A
  60.    Uint16 EVBENCLK:1;   // 1     Enable high speed clk to EV-B
  61.    Uint16 rsvd1:1;      // 2 
  62.    Uint16 ADCENCLK:1;   // 3     Enable high speed clk to ADC
  63.    Uint16 rsvd2:4;      // 7:4   reserved
  64.    Uint16 SPIENCLK:1;   // 8     Enable low speed clk to SPI
  65.    Uint16 rsvd3:1;      // 9     reserved
  66.    Uint16 SCIAENCLK:1;  // 10    Enable low speed clk to SCI-A
  67.    Uint16 SCIBENCLK:1;  // 11    Enable low speed clk to SCI-B
  68.    Uint16 MCBSPENCLK:1; // 12    Enable low speed clk to McBSP
  69.    Uint16 rsvd4:1;      // 13    reserved
  70.    Uint16 ECANENCLK:1;  // 14    Enable system clk to eCAN
  71. };
  73. union PCLKCR_REG {
  74.    Uint16              all;
  75.    struct PCLKCR_BITS  bit;
  76. };   
  78. // PLL control register bit definitions:
  79. struct PLLCR_BITS {      // bits  description
  80.    Uint16 DIV:4;         // 3:0   Set clock ratio for the PLL
  81.    Uint16 rsvd1:12;      // 15:4  reserved
  82. };
  84. union PLLCR_REG {
  85.    Uint16             all;
  86.    struct PLLCR_BITS  bit;
  87. };
  89. // Low Power Mode 0 control register bit definitions:
  90. struct LPMCR0_BITS {     // bits  description
  91.    Uint16 LPM:2;         // 1:0   Set the low power mode
  92.    Uint16 QUALSTDBY:6;   // 7:2   Qualification   
  93.    Uint16 rsvd1:8;       // 15:8  reserved
  94. };
  96. union LPMCR0_REG {
  97.    Uint16              all;
  98.    struct LPMCR0_BITS  bit;
  99. };
  101. // Low Power Mode 1 control register bit definitions:
  102. struct LPMCR1_BITS {     // bits  description
  103.    Uint16 XINT1:1;       // 0     Enable XINT1 to wake the device from standby
  104.    Uint16 XNMI:1;        // 1     Enable XMNI to wake the device from standby
  105.    Uint16 WDINT:1;       // 2     Enable watchdog interrupt to wake the device from standby
  106.    Uint16 T1CTRIP:1;     // 3     Enable T1CTRIP to wake the device from standby
  107.    Uint16 T2CTRIP:1;     // 4     Enable T2CTRIP to wake the device from standby
  108.    Uint16 T3CTRIP:1;     // 5     Enable T3CTRIP to wake the device from standby
  109.    Uint16 T4CTRIP:1;     // 6     Enable T4CTRIP to wake the device from standby
  110.    Uint16 C1TRIP:1;      // 7     Enable C1TRIP to wake the device from standby
  111.    Uint16 C2TRIP:1;      // 8     Enable C2TRIP to wake the device from standby
  112.    Uint16 C3TRIP:1;      // 9     Enable C3TRIP to wake the device from standby
  113.    Uint16 C4TRIP:1;      // 10    Enable C4TRIP to wake the device from standby
  114.    Uint16 C5TRIP:1;      // 11    Enable C5TRIP to wake the device from standby
  115.    Uint16 C6TRIP:1;      // 12    Enable C6TRIP to wake the device from standby
  116.    Uint16 SCIRXA:1;      // 13    Enable SCIRXA to wake the device from standby
  117.    Uint16 SCIRXB:1;      // 14    Enable SCIRXB to wake the device from standby
  118.    Uint16 CANRX:1;       // 15    Enable CANRX to wake the device from standby
  119. };
  121. union LPMCR1_REG {
  122.    Uint16              all;
  123.    struct LPMCR1_BITS  bit;
  124. };
  126. //---------------------------------------------------------------------------
  127. // System Control Register File:
  128. //
  129. struct SYS_CTRL_REGS {
  130.    Uint16  rsvd1[10];            // 0-9
  131.    union   HISPCP_REG HISPCP;    // 10: High-speed peripheral clock pre-scaler
  132.    union   LOSPCP_REG LOSPCP;    // 11: Low-speed peripheral clock pre-scaler
  133.    union   PCLKCR_REG PCLKCR;    // 12: Peripheral clock control register
  134.    Uint16             rsvd2;     // 13: reserved
  135.    union   LPMCR0_REG LPMCR0;    // 14: Low-power mode control register 0
  136.    union   LPMCR1_REG LPMCR1;    // 15: Low-power mode control register 1
  137.    Uint16             rsvd3;     // 16: reserved
  138.    union   PLLCR_REG  PLLCR;     // 17: PLL control register
  139.    // No bit definitions are defined for SCSR because
  140.    // a read-modify-write instruction can clear the WDOVERRIDE bit
  141.    Uint16             SCSR;      // 18: System control and status register
  142.    Uint16             WDCNTR;    // 19: WD counter register
  143.    Uint16             rsvd4;     // 20
  144.    Uint16             WDKEY;     // 21: WD reset key register
  145.    Uint16             rsvd5[3];  // 22-24
  146.    // No bit definitions are defined for WDCR because
  147.    // the proper value must be written to the WDCHK field
  148.    // whenever writing to this register. 
  149.    Uint16             WDCR;      // 25: WD timer control register
  150.    Uint16             rsvd6[6];  // 26-31
  151. };
  154. /* --------------------------------------------------- */
  155. /* CSM Registers                                       */
  156. /*                                                     */
  157. /* ----------------------------------------------------*/
  159. /* CSM Status & Control register bit definitions */
  160. struct  CSMSCR_BITS {      // bit   description
  161.    Uint16     SECURE:1;    // 0     Secure flag
  162.    Uint16     rsvd1:14;    // 14-1  reserved
  163.    Uint16     FORCESEC:1;  // 15    Force Secure control bit
  165. }; 
  167. /* Allow access to the bit fields or entire register */
  168. union CSMSCR_REG {
  169.    Uint16             all;
  170.    struct CSMSCR_BITS bit;
  171. };
  173. /* CSM Register File */ 
  174. struct  CSM_REGS {      
  175.    Uint16           KEY0;    // KEY reg bits 15-0 
  176.    Uint16           KEY1;    // KEY reg bits 31-16 
  177.    Uint16           KEY2;    // KEY reg bits 47-32
  178.    Uint16           KEY3;    // KEY reg bits 63-48
  179.    Uint16           KEY4;    // KEY reg bits 79-64
  180.    Uint16           KEY5;    // KEY reg bits 95-80
  181.    Uint16           KEY6;    // KEY reg bits 111-96
  182.    Uint16           KEY7;    // KEY reg bits 127-112
  183.    Uint16           rsvd1;   // reserved
  184.    Uint16           rsvd2;   // reserved
  185.    Uint16           rsvd3;   // reserved
  186.    Uint16           rsvd4;   // reserved
  187.    Uint16           rsvd5;   // reserved
  188.    Uint16           rsvd6;   // reserved
  189.    Uint16           rsvd7;   // reserved 
  190.    union CSMSCR_REG CSMSCR;  // CSM Status & Control register
  191. };
  193. /* Password locations */
  194. struct  CSM_PWL {
  195.    Uint16   PSWD0;  // PSWD bits 15-0
  196.    Uint16   PSWD1;  // PSWD bits 31-16
  197.    Uint16   PSWD2;  // PSWD bits 47-32
  198.    Uint16   PSWD3;  // PSWD bits 63-48
  199.    Uint16   PSWD4;  // PSWD bits 79-64
  200.    Uint16   PSWD5;  // PSWD bits 95-80
  201.    Uint16   PSWD6;  // PSWD bits 111-96
  202.    Uint16   PSWD7;  // PSWD bits 127-112
  203. };
  207. /* Flash Registers */
  209. #define FLASH_SLEEP   0x0000;
  210. #define FLASH_STANDBY 0x0001;
  211. #define FLASH_ACTIVE  0x0003;
  214. /* Flash Option Register bit definitions */
  215. struct  FOPT_BITS {       // bit   description
  216.    Uint16     ENPIPE:1;   // 0     Enable Pipeline Mode
  217.    Uint16     rsvd:15;    // 1-15  reserved
  218. };
  220. /* Allow access to the bit fields or entire register */
  221. union FOPT_REG {
  222.    Uint16           all;
  223.    struct FOPT_BITS bit;
  224. };
  226. /* Flash Power Modes Register bit definitions */
  227. struct  FPWR_BITS {       // bit   description
  228.    Uint16     PWR:2;      // 0-1   Power Mode bits
  229.    Uint16     rsvd:14;    // 2-15  reserved
  230. };
  232. /* Allow access to the bit fields or entire register */
  233. union FPWR_REG {
  234.    Uint16           all;
  235.    struct FPWR_BITS bit;
  236. };
  239. /* Flash Status Register bit definitions */
  240. struct  FSTATUS_BITS {       // bit   description
  241.    Uint16     PWRS:2;        // 0-1   Power Mode Status bits
  242.    Uint16     STDBYWAITS:1;  // 2     Bank/Pump Sleep to Standby Wait Counter Status bits
  243.    Uint16     ACTIVEWAITS:1; // 3     Bank/Pump Standby to Active Wait Counter Status bits
  244.    Uint16     rsvd1:4;       // 4-7   reserved
  245.    Uint16     V3STAT:1;      // 8     VDD3V Status Latch bit
  246.    Uint16     rsvd2:7;       // 9-15  reserved
  247. };
  249. /* Allow access to the bit fields or entire register */
  250. union FSTATUS_REG {
  251.    Uint16              all;
  252.    struct FSTATUS_BITS bit;
  253. };
  255. /* Flash Sleep to Standby Wait Counter Register bit definitions */
  256. struct  FSTDBYWAIT_BITS {    // bit   description
  257.    Uint16     STDBYWAIT:8;   // 0-7   Bank/Pump Sleep to Standby Wait Count bits
  258.    Uint16     rsvd:8;        // 8-15  reserved
  259. };
  261. /* Allow access to the bit fields or entire register */
  262. union FSTDBYWAIT_REG {
  263.    Uint16                 all;
  264.    struct FSTDBYWAIT_BITS bit;
  265. };
  267. /* Flash Standby to Active Wait Counter Register bit definitions */
  268. struct  FACTIVEWAIT_BITS {   // bit   description
  269.    Uint16     ACTIVEWAIT:8;  // 0-7   Bank/Pump Standby to Active Wait Count bits
  270.    Uint16     rsvd:8;        // 8-15  reserved
  271. };
  273. /* Allow access to the bit fields or entire register */
  274. union FACTIVEWAIT_REG {
  275.    Uint16                  all;
  276.    struct FACTIVEWAIT_BITS bit;
  277. };
  279. /* Bank Read Access Wait State Register bit definitions */
  280. struct  FBANKWAIT_BITS {     // bit   description
  281.    Uint16     RANDWAIT:4;    // 0-3   Flash Random Read Wait State bits
  282.    Uint16     rsvd1:4;       // 4-7   reserved
  283.    Uint16     PAGEWAIT:4;    // 8-11  Flash Paged Read Wait State bits
  284.    Uint16     rsvd2:4;       // 12-15 reserved
  285. };
  287. /* Allow access to the bit fields or entire register */
  288. union FBANKWAIT_REG {
  289.    Uint16                all;
  290.    struct FBANKWAIT_BITS bit;
  291. };
  293. /* OTP Read Access Wait State Register bit definitions */
  294. struct  FOTPWAIT_BITS {      // bit   description
  295.    Uint16     OTPWAIT:5;     // 0-4   OTP Read Wait State bits
  296.    Uint16     rsvd:11;       // 5-15  reserved
  297. };
  299. /* Allow access to the bit fields or entire register */
  300. union FOTPWAIT_REG {
  301.    Uint16               all;
  302.    struct FOTPWAIT_BITS bit;
  303. };
  306. struct FLASH_REGS {
  307.    union FOPT_REG        FOPT;        // Option Register
  308.    Uint16                rsvd1;       // reserved
  309.    union FPWR_REG        FPWR;        // Power Modes Register
  310.    union FSTATUS_REG     FSTATUS;     // Status Register
  311.    union FSTDBYWAIT_REG  FSTDBYWAIT;  // Pump/Bank Sleep to Standby Wait State Register
  312.    union FACTIVEWAIT_REG FACTIVEWAIT; // Pump/Bank Standby to Active Wait State Register
  313.    union FBANKWAIT_REG   FBANKWAIT;   // Bank Read Access Wait State Register
  314.    union FOTPWAIT_REG    FOTPWAIT;    // OTP Read Access Wait State Register
  315. };
  317. //---------------------------------------------------------------------------
  318. // System Control External References & Function Declarations:
  319. //
  320. extern volatile struct SYS_CTRL_REGS SysCtrlRegs;
  321. extern volatile struct CSM_REGS CsmRegs;
  322. extern volatile struct CSM_PWL CsmPwl;
  323. extern volatile struct FLASH_REGS FlashRegs;
  326. #ifdef __cplusplus
  327. }
  328. #endif /* extern "C" */
  330. #endif  // end of DSP281x_SYS_CTRL_H definition
  332. //===========================================================================
  333. // No more.
  334. //===========================================================================