开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > DSP编程 > 查看源码
DSP281x_ECan.h
资源名称：TMS320F2812-EVM.rar　[点击查看]
上传用户：qingfan3
上传日期：2014-10-27
资源大小：31439k
文件大小：47k
源码类别：

DSP编程

开发平台：

C/C++

DSP281x_ECan.h：源码内容
  1. //###########################################################################
  2. //
  3. // FILE:   DSP281x_ECan.h
  4. //
  5. // TITLE:  DSP281x Device eCAN Register Definitions.
  6. //
  7. //###########################################################################
  8. //
  9. //  Ver | dd mmm yyyy | Who  | Description of changes
  10. // =====|=============|======|===============================================
  11. //  1.00| 11 Sep 2003 | H.J. | Changes since previous version (v.58 Alpha)
  12. //      |             |      | Note: some changes were made to a limited released
  13. //      |             |      | version V.59.  These include all changes since V.58.
  14. //      |             |      | Register and bit names made consistent with UG
  15. //      |             |      | Bit name changes:
  16. //      |             |      | old       new        register
  17. //      |             |      | ---------------------------
  18. //      |             |      | SCM       SCB        CANMC
  19. //      |             |      | LNTM      TCC        CANMC
  20. //      |             |      | LNTC      MBCC       CANMC
  21. //      |             |      | TSEG2     TSEG2REG   CANBTC
  22. //      |             |      | TSEG1     TSEG1REG   CANBTC
  23. //      |             |      | SJW       SJWREG     CANBTC
  24. //      |             |      | BRP       BRPREG     CANBTC
  25. //      |             |      | ERM       reserved   CANBTC
  26. //      |             |      | MAIFO     MTOFO      CANGIFO
  27. //      |             |      | SIL       GIL        CANGIM
  28. //      |             |      | TCOIM     TCOM       CANGIM
  29. //      |             |      | MAIM      MTOM       CANGIM
  30. //      |             |      | TCOIF1    MTOF1      CANGIF1
  31. //      |             |      | MAIF1     MTOF1      CANGIF1
  32. //      |             |      | MSGID_L   EXTMSGID_L CANMSGID
  33. //      |             |      | MSGID_H   EXTMSGID_H CANMSGID 
  34. //      |             |      | 
  35. //      |             |      | TXIN, TXOUT, TXDIR in CANTIOC are now reserved.
  36. //      |             |      | RXIN, RXOUT, RXDIR in CANRIOC are now reserved.
  37. //      |             |      | MSGID_H was renamed and split into two parts:
  38. //      |             |      |     EXTMSGID_H and STDMSGID.
  39. //      |             |      |
  40. //      |             |      | Register name changes:
  41. //      |             |      | old       new
  42. //      |             |      |-------------------
  43. //      |             |      | CANLNT    CANTSC   (bit field definitions removed)
  44. //      |             |      | CANMID    CANMSGID
  45. //      |             |      | CANMCF    CANMSGCTRL
  46. //      |             |      | CANMDRL   CANMDL
  47. //      |             |      | CANMDRH   CANMDH
  48. //      |             |      |
  49. //      |             |      | MDL and MDH can now be accessed as .byte or .word
  50. //###########################################################################
  52. #ifndef DSP281x_ECAN_H
  53. #define DSP281x_ECAN_H
  56. #ifdef __cplusplus
  57. extern "C" {
  58. #endif
  61. /* --------------------------------------------------- */
  62. /* eCAN Control & Status Registers                     */
  63. /* ----------------------------------------------------*/
  65. /* eCAN Mailbox enable register (CANME) bit definitions */
  66. struct  CANME_BITS {      // bit  description
  67.    Uint16      ME0:1;     // 0   Enable Mailbox 0
  68.    Uint16      ME1:1;     // 1   Enable Mailbox 1
  69.    Uint16      ME2:1;     // 2   Enable Mailbox 2
  70.    Uint16      ME3:1;     // 3   Enable Mailbox 3
  71.    Uint16      ME4:1;     // 4   Enable Mailbox 4
  72.    Uint16      ME5:1;     // 5   Enable Mailbox 5
  73.    Uint16      ME6:1;     // 6   Enable Mailbox 6
  74.    Uint16      ME7:1;     // 7   Enable Mailbox 7
  75.    Uint16      ME8:1;     // 8   Enable Mailbox 8
  76.    Uint16      ME9:1;     // 9   Enable Mailbox 9
  77.    Uint16      ME10:1;    // 10  Enable Mailbox 10
  78.    Uint16      ME11:1;    // 11  Enable Mailbox 11
  79.    Uint16      ME12:1;    // 12  Enable Mailbox 12
  80.    Uint16      ME13:1;    // 13  Enable Mailbox 13
  81.    Uint16      ME14:1;    // 14  Enable Mailbox 14
  82.    Uint16      ME15:1;    // 15  Enable Mailbox 15
  83.    Uint16      ME16:1;    // 16  Enable Mailbox 16
  84.    Uint16      ME17:1;    // 17  Enable Mailbox 17
  85.    Uint16      ME18:1;    // 18  Enable Mailbox 18
  86.    Uint16      ME19:1;    // 19  Enable Mailbox 19
  87.    Uint16      ME20:1;    // 20  Enable Mailbox 20
  88.    Uint16      ME21:1;    // 21  Enable Mailbox 21
  89.    Uint16      ME22:1;    // 22  Enable Mailbox 22
  90.    Uint16      ME23:1;    // 23  Enable Mailbox 23
  91.    Uint16      ME24:1;    // 24  Enable Mailbox 24
  92.    Uint16      ME25:1;    // 25  Enable Mailbox 25
  93.    Uint16      ME26:1;    // 26  Enable Mailbox 26
  94.    Uint16      ME27:1;    // 27  Enable Mailbox 27
  95.    Uint16      ME28:1;    // 28  Enable Mailbox 28
  96.    Uint16      ME29:1;    // 29  Enable Mailbox 29
  97.    Uint16      ME30:1;    // 30  Enable Mailbox 30
  98.    Uint16      ME31:1;    // 31  Enable Mailbox 31
  100. };
  102. /* Allow access to the bit fields or entire register */
  103. union CANME_REG {
  104.    Uint32             all;
  105.    struct CANME_BITS  bit;
  106. };
  108. /* eCAN Mailbox direction register (CANMD) bit definitions */
  109. struct  CANMD_BITS {      // bit  description
  110.    Uint16      MD0:1;     // 0   0 -> Tx 1 -> Rx
  111.    Uint16      MD1:1;     // 1   0 -> Tx 1 -> Rx
  112.    Uint16      MD2:1;     // 2   0 -> Tx 1 -> Rx
  113.    Uint16      MD3:1;     // 3   0 -> Tx 1 -> Rx
  114.    Uint16      MD4:1;     // 4   0 -> Tx 1 -> Rx
  115.    Uint16      MD5:1;     // 5   0 -> Tx 1 -> Rx
  116.    Uint16      MD6:1;     // 6   0 -> Tx 1 -> Rx
  117.    Uint16      MD7:1;     // 7   0 -> Tx 1 -> Rx
  118.    Uint16      MD8:1;     // 8   0 -> Tx 1 -> Rx
  119.    Uint16      MD9:1;     // 9   0 -> Tx 1 -> Rx
  120.    Uint16      MD10:1;    // 10  0 -> Tx 1 -> Rx
  121.    Uint16      MD11:1;    // 11  0 -> Tx 1 -> Rx
  122.    Uint16      MD12:1;    // 12  0 -> Tx 1 -> Rx
  123.    Uint16      MD13:1;    // 13  0 -> Tx 1 -> Rx
  124.    Uint16      MD14:1;    // 14  0 -> Tx 1 -> Rx
  125.    Uint16      MD15:1;    // 15  0 -> Tx 1 -> Rx
  126.    Uint16      MD16:1;    // 16  0 -> Tx 1 -> Rx
  127.    Uint16      MD17:1;    // 17  0 -> Tx 1 -> Rx
  128.    Uint16      MD18:1;    // 18  0 -> Tx 1 -> Rx
  129.    Uint16      MD19:1;    // 19  0 -> Tx 1 -> Rx
  130.    Uint16      MD20:1;    // 20  0 -> Tx 1 -> Rx
  131.    Uint16      MD21:1;    // 21  0 -> Tx 1 -> Rx
  132.    Uint16      MD22:1;    // 22  0 -> Tx 1 -> Rx
  133.    Uint16      MD23:1;    // 23  0 -> Tx 1 -> Rx
  134.    Uint16      MD24:1;    // 24  0 -> Tx 1 -> Rx
  135.    Uint16      MD25:1;    // 25  0 -> Tx 1 -> Rx
  136.    Uint16      MD26:1;    // 26  0 -> Tx 1 -> Rx
  137.    Uint16      MD27:1;    // 27  0 -> Tx 1 -> Rx
  138.    Uint16      MD28:1;    // 28  0 -> Tx 1 -> Rx
  139.    Uint16      MD29:1;    // 29  0 -> Tx 1 -> Rx
  140.    Uint16      MD30:1;    // 30  0 -> Tx 1 -> Rx
  141.    Uint16      MD31:1;    // 31  0 -> Tx 1 -> Rx
  143. };
  145. /* Allow access to the bit fields or entire register */
  146. union CANMD_REG {
  147.    Uint32             all;
  148.    struct CANMD_BITS  bit;
  149. };
  151. /* eCAN Transmit Request Set register (CANTRS) bit definitions */
  152. struct  CANTRS_BITS {      // bit  description
  153.    Uint16      TRS0:1;     // 0   TRS for Mailbox 0
  154.    Uint16      TRS1:1;     // 1   TRS for Mailbox 1
  155.    Uint16      TRS2:1;     // 2   TRS for Mailbox 2
  156.    Uint16      TRS3:1;     // 3   TRS for Mailbox 3
  157.    Uint16      TRS4:1;     // 4   TRS for Mailbox 4
  158.    Uint16      TRS5:1;     // 5   TRS for Mailbox 5
  159.    Uint16      TRS6:1;     // 6   TRS for Mailbox 6
  160.    Uint16      TRS7:1;     // 7   TRS for Mailbox 7
  161.    Uint16      TRS8:1;     // 8   TRS for Mailbox 8
  162.    Uint16      TRS9:1;     // 9   TRS for Mailbox 9
  163.    Uint16      TRS10:1;    // 10  TRS for Mailbox 10
  164.    Uint16      TRS11:1;    // 11  TRS for Mailbox 11
  165.    Uint16      TRS12:1;    // 12  TRS for Mailbox 12
  166.    Uint16      TRS13:1;    // 13  TRS for Mailbox 13
  167.    Uint16      TRS14:1;    // 14  TRS for Mailbox 14
  168.    Uint16      TRS15:1;    // 15  TRS for Mailbox 15
  169.    Uint16      TRS16:1;    // 16  TRS for Mailbox 16
  170.    Uint16      TRS17:1;    // 17  TRS for Mailbox 17
  171.    Uint16      TRS18:1;    // 18  TRS for Mailbox 18
  172.    Uint16      TRS19:1;    // 19  TRS for Mailbox 19
  173.    Uint16      TRS20:1;    // 20  TRS for Mailbox 20
  174.    Uint16      TRS21:1;    // 21  TRS for Mailbox 21
  175.    Uint16      TRS22:1;    // 22  TRS for Mailbox 22
  176.    Uint16      TRS23:1;    // 23  TRS for Mailbox 23
  177.    Uint16      TRS24:1;    // 24  TRS for Mailbox 24
  178.    Uint16      TRS25:1;    // 25  TRS for Mailbox 25
  179.    Uint16      TRS26:1;    // 26  TRS for Mailbox 26
  180.    Uint16      TRS27:1;    // 27  TRS for Mailbox 27
  181.    Uint16      TRS28:1;    // 28  TRS for Mailbox 28
  182.    Uint16      TRS29:1;    // 29  TRS for Mailbox 29
  183.    Uint16      TRS30:1;    // 30  TRS for Mailbox 30
  184.    Uint16      TRS31:1;    // 31  TRS for Mailbox 31
  186. };
  188. /* Allow access to the bit fields or entire register */
  189. union CANTRS_REG {
  190.    Uint32              all;
  191.    struct CANTRS_BITS  bit;
  192. };
  194. /* eCAN Transmit Request Reset register (CANTRR) bit definitions */
  195. struct  CANTRR_BITS {      // bit  description
  196.    Uint16      TRR0:1;     // 0   TRR for Mailbox 0
  197.    Uint16      TRR1:1;     // 1   TRR for Mailbox 1
  198.    Uint16      TRR2:1;     // 2   TRR for Mailbox 2
  199.    Uint16      TRR3:1;     // 3   TRR for Mailbox 3
  200.    Uint16      TRR4:1;     // 4   TRR for Mailbox 4
  201.    Uint16      TRR5:1;     // 5   TRR for Mailbox 5
  202.    Uint16      TRR6:1;     // 6   TRR for Mailbox 6
  203.    Uint16      TRR7:1;     // 7   TRR for Mailbox 7
  204.    Uint16      TRR8:1;     // 8   TRR for Mailbox 8
  205.    Uint16      TRR9:1;     // 9   TRR for Mailbox 9
  206.    Uint16      TRR10:1;    // 10  TRR for Mailbox 10
  207.    Uint16      TRR11:1;    // 11  TRR for Mailbox 11
  208.    Uint16      TRR12:1;    // 12  TRR for Mailbox 12
  209.    Uint16      TRR13:1;    // 13  TRR for Mailbox 13
  210.    Uint16      TRR14:1;    // 14  TRR for Mailbox 14
  211.    Uint16      TRR15:1;    // 15  TRR for Mailbox 15
  212.    Uint16      TRR16:1;    // 16  TRR for Mailbox 16
  213.    Uint16      TRR17:1;    // 17  TRR for Mailbox 17
  214.    Uint16      TRR18:1;    // 18  TRR for Mailbox 18
  215.    Uint16      TRR19:1;    // 19  TRR for Mailbox 19
  216.    Uint16      TRR20:1;    // 20  TRR for Mailbox 20
  217.    Uint16      TRR21:1;    // 21  TRR for Mailbox 21
  218.    Uint16      TRR22:1;    // 22  TRR for Mailbox 22
  219.    Uint16      TRR23:1;    // 23  TRR for Mailbox 23
  220.    Uint16      TRR24:1;    // 24  TRR for Mailbox 24
  221.    Uint16      TRR25:1;    // 25  TRR for Mailbox 25
  222.    Uint16      TRR26:1;    // 26  TRR for Mailbox 26
  223.    Uint16      TRR27:1;    // 27  TRR for Mailbox 27
  224.    Uint16      TRR28:1;    // 28  TRR for Mailbox 28
  225.    Uint16      TRR29:1;    // 29  TRR for Mailbox 29
  226.    Uint16      TRR30:1;    // 30  TRR for Mailbox 30
  227.    Uint16      TRR31:1;    // 31  TRR for Mailbox 31
  229. };
  231. /* Allow access to the bit fields or entire register */
  232. union CANTRR_REG {
  233.    Uint32              all;
  234.    struct CANTRR_BITS  bit;
  235. };
  237. /* eCAN Transmit Acknowledge register (CANTA) bit definitions */
  238. struct  CANTA_BITS {      // bit  description
  239.    Uint16      TA0:1;     // 0   TA for Mailbox 0
  240.    Uint16      TA1:1;     // 1   TA for Mailbox 1
  241.    Uint16      TA2:1;     // 2   TA for Mailbox 2
  242.    Uint16      TA3:1;     // 3   TA for Mailbox 3
  243.    Uint16      TA4:1;     // 4   TA for Mailbox 4
  244.    Uint16      TA5:1;     // 5   TA for Mailbox 5
  245.    Uint16      TA6:1;     // 6   TA for Mailbox 6
  246.    Uint16      TA7:1;     // 7   TA for Mailbox 7
  247.    Uint16      TA8:1;     // 8   TA for Mailbox 8
  248.    Uint16      TA9:1;     // 9   TA for Mailbox 9
  249.    Uint16      TA10:1;    // 10  TA for Mailbox 10
  250.    Uint16      TA11:1;    // 11  TA for Mailbox 11
  251.    Uint16      TA12:1;    // 12  TA for Mailbox 12
  252.    Uint16      TA13:1;    // 13  TA for Mailbox 13
  253.    Uint16      TA14:1;    // 14  TA for Mailbox 14
  254.    Uint16      TA15:1;    // 15  TA for Mailbox 15
  255.    Uint16      TA16:1;    // 16  TA for Mailbox 16
  256.    Uint16      TA17:1;    // 17  TA for Mailbox 17
  257.    Uint16      TA18:1;    // 18  TA for Mailbox 18
  258.    Uint16      TA19:1;    // 19  TA for Mailbox 19
  259.    Uint16      TA20:1;    // 20  TA for Mailbox 20
  260.    Uint16      TA21:1;    // 21  TA for Mailbox 21
  261.    Uint16      TA22:1;    // 22  TA for Mailbox 22
  262.    Uint16      TA23:1;    // 23  TA for Mailbox 23
  263.    Uint16      TA24:1;    // 24  TA for Mailbox 24
  264.    Uint16      TA25:1;    // 25  TA for Mailbox 25
  265.    Uint16      TA26:1;    // 26  TA for Mailbox 26
  266.    Uint16      TA27:1;    // 27  TA for Mailbox 27
  267.    Uint16      TA28:1;    // 28  TA for Mailbox 28
  268.    Uint16      TA29:1;    // 29  TA for Mailbox 29
  269.    Uint16      TA30:1;    // 30  TA for Mailbox 30
  270.    Uint16      TA31:1;    // 31  TA for Mailbox 31
  272. };
  274. /* Allow access to the bit fields or entire register */
  275. union CANTA_REG {
  276.    Uint32             all;
  277.    struct CANTA_BITS  bit;
  278. };
  280. /* eCAN Transmit Abort Acknowledge register (CANAA) bit definitions */
  281. struct  CANAA_BITS {      // bit  description
  282.    Uint16      AA0:1;     // 0   AA for Mailbox 0
  283.    Uint16      AA1:1;     // 1   AA for Mailbox 1
  284.    Uint16      AA2:1;     // 2   AA for Mailbox 2
  285.    Uint16      AA3:1;     // 3   AA for Mailbox 3
  286.    Uint16      AA4:1;     // 4   AA for Mailbox 4
  287.    Uint16      AA5:1;     // 5   AA for Mailbox 5
  288.    Uint16      AA6:1;     // 6   AA for Mailbox 6
  289.    Uint16      AA7:1;     // 7   AA for Mailbox 7
  290.    Uint16      AA8:1;     // 8   AA for Mailbox 8
  291.    Uint16      AA9:1;     // 9   AA for Mailbox 9
  292.    Uint16      AA10:1;    // 10  AA for Mailbox 10
  293.    Uint16      AA11:1;    // 11  AA for Mailbox 11
  294.    Uint16      AA12:1;    // 12  AA for Mailbox 12
  295.    Uint16      AA13:1;    // 13  AA for Mailbox 13
  296.    Uint16      AA14:1;    // 14  AA for Mailbox 14
  297.    Uint16      AA15:1;    // 15  AA for Mailbox 15
  298.    Uint16      AA16:1;    // 16  AA for Mailbox 16
  299.    Uint16      AA17:1;    // 17  AA for Mailbox 17
  300.    Uint16      AA18:1;    // 18  AA for Mailbox 18
  301.    Uint16      AA19:1;    // 19  AA for Mailbox 19
  302.    Uint16      AA20:1;    // 20  AA for Mailbox 20
  303.    Uint16      AA21:1;    // 21  AA for Mailbox 21
  304.    Uint16      AA22:1;    // 22  AA for Mailbox 22
  305.    Uint16      AA23:1;    // 23  AA for Mailbox 23
  306.    Uint16      AA24:1;    // 24  AA for Mailbox 24
  307.    Uint16      AA25:1;    // 25  AA for Mailbox 25
  308.    Uint16      AA26:1;    // 26  AA for Mailbox 26
  309.    Uint16      AA27:1;    // 27  AA for Mailbox 27
  310.    Uint16      AA28:1;    // 28  AA for Mailbox 28
  311.    Uint16      AA29:1;    // 29  AA for Mailbox 29
  312.    Uint16      AA30:1;    // 30  AA for Mailbox 30
  313.    Uint16      AA31:1;    // 31  AA for Mailbox 31
  315. };
  317. /* Allow access to the bit fields or entire register */
  318. union CANAA_REG {
  319.    Uint32             all;
  320.    struct CANAA_BITS  bit;
  321. };
  323. /* eCAN Received Message Pending register (CANRMP) bit definitions */
  324. struct  CANRMP_BITS {      // bit  description
  325.    Uint16      RMP0:1;     // 0   RMP for Mailbox 0
  326.    Uint16      RMP1:1;     // 1   RMP for Mailbox 1
  327.    Uint16      RMP2:1;     // 2   RMP for Mailbox 2
  328.    Uint16      RMP3:1;     // 3   RMP for Mailbox 3
  329.    Uint16      RMP4:1;     // 4   RMP for Mailbox 4
  330.    Uint16      RMP5:1;     // 5   RMP for Mailbox 5
  331.    Uint16      RMP6:1;     // 6   RMP for Mailbox 6
  332.    Uint16      RMP7:1;     // 7   RMP for Mailbox 7
  333.    Uint16      RMP8:1;     // 8   RMP for Mailbox 8
  334.    Uint16      RMP9:1;     // 9   RMP for Mailbox 9
  335.    Uint16      RMP10:1;    // 10  RMP for Mailbox 10
  336.    Uint16      RMP11:1;    // 11  RMP for Mailbox 11
  337.    Uint16      RMP12:1;    // 12  RMP for Mailbox 12
  338.    Uint16      RMP13:1;    // 13  RMP for Mailbox 13
  339.    Uint16      RMP14:1;    // 14  RMP for Mailbox 14
  340.    Uint16      RMP15:1;    // 15  RMP for Mailbox 15
  341.    Uint16      RMP16:1;    // 16  RMP for Mailbox 16
  342.    Uint16      RMP17:1;    // 17  RMP for Mailbox 17
  343.    Uint16      RMP18:1;    // 18  RMP for Mailbox 18
  344.    Uint16      RMP19:1;    // 19  RMP for Mailbox 19
  345.    Uint16      RMP20:1;    // 20  RMP for Mailbox 20
  346.    Uint16      RMP21:1;    // 21  RMP for Mailbox 21
  347.    Uint16      RMP22:1;    // 22  RMP for Mailbox 22
  348.    Uint16      RMP23:1;    // 23  RMP for Mailbox 23
  349.    Uint16      RMP24:1;    // 24  RMP for Mailbox 24
  350.    Uint16      RMP25:1;    // 25  RMP for Mailbox 25
  351.    Uint16      RMP26:1;    // 26  RMP for Mailbox 26
  352.    Uint16      RMP27:1;    // 27  RMP for Mailbox 27
  353.    Uint16      RMP28:1;    // 28  RMP for Mailbox 28
  354.    Uint16      RMP29:1;    // 29  RMP for Mailbox 29
  355.    Uint16      RMP30:1;    // 30  RMP for Mailbox 30
  356.    Uint16      RMP31:1;    // 31  RMP for Mailbox 31
  358. };
  360. /* Allow access to the bit fields or entire register */
  361. union CANRMP_REG {
  362.    Uint32              all;
  363.    struct CANRMP_BITS  bit;
  364. };
  366. /* eCAN Received Message Lost register (CANRML) bit definitions */
  367. struct  CANRML_BITS {      // bit  description
  368.    Uint16      RML0:1;     // 0   RML for Mailbox 0
  369.    Uint16      RML1:1;     // 1   RML for Mailbox 1
  370.    Uint16      RML2:1;     // 2   RML for Mailbox 2
  371.    Uint16      RML3:1;     // 3   RML for Mailbox 3
  372.    Uint16      RML4:1;     // 4   RML for Mailbox 4
  373.    Uint16      RML5:1;     // 5   RML for Mailbox 5
  374.    Uint16      RML6:1;     // 6   RML for Mailbox 6
  375.    Uint16      RML7:1;     // 7   RML for Mailbox 7
  376.    Uint16      RML8:1;     // 8   RML for Mailbox 8
  377.    Uint16      RML9:1;     // 9   RML for Mailbox 9
  378.    Uint16      RML10:1;    // 10  RML for Mailbox 10
  379.    Uint16      RML11:1;    // 11  RML for Mailbox 11
  380.    Uint16      RML12:1;    // 12  RML for Mailbox 12
  381.    Uint16      RML13:1;    // 13  RML for Mailbox 13
  382.    Uint16      RML14:1;    // 14  RML for Mailbox 14
  383.    Uint16      RML15:1;    // 15  RML for Mailbox 15
  384.    Uint16      RML16:1;    // 16  RML for Mailbox 16
  385.    Uint16      RML17:1;    // 17  RML for Mailbox 17
  386.    Uint16      RML18:1;    // 18  RML for Mailbox 18
  387.    Uint16      RML19:1;    // 19  RML for Mailbox 19
  388.    Uint16      RML20:1;    // 20  RML for Mailbox 20
  389.    Uint16      RML21:1;    // 21  RML for Mailbox 21
  390.    Uint16      RML22:1;    // 22  RML for Mailbox 22
  391.    Uint16      RML23:1;    // 23  RML for Mailbox 23
  392.    Uint16      RML24:1;    // 24  RML for Mailbox 24
  393.    Uint16      RML25:1;    // 25  RML for Mailbox 25
  394.    Uint16      RML26:1;    // 26  RML for Mailbox 26
  395.    Uint16      RML27:1;    // 27  RML for Mailbox 27
  396.    Uint16      RML28:1;    // 28  RML for Mailbox 28
  397.    Uint16      RML29:1;    // 29  RML for Mailbox 29
  398.    Uint16      RML30:1;    // 30  RML for Mailbox 30
  399.    Uint16      RML31:1;    // 31  RML for Mailbox 31
  401. };
  403. /* Allow access to the bit fields or entire register */
  404. union CANRML_REG {
  405.    Uint32              all;
  406.    struct CANRML_BITS  bit;
  407. };
  409. /* eCAN Remote Frame Pending register (CANRFP) bit definitions */
  410. struct  CANRFP_BITS {      // bit  description
  411.    Uint16      RFP0:1;     // 0   RFP for Mailbox 0
  412.    Uint16      RFP1:1;     // 1   RFP for Mailbox 1
  413.    Uint16      RFP2:1;     // 2   RFP for Mailbox 2
  414.    Uint16      RFP3:1;     // 3   RFP for Mailbox 3
  415.    Uint16      RFP4:1;     // 4   RFP for Mailbox 4
  416.    Uint16      RFP5:1;     // 5   RFP for Mailbox 5
  417.    Uint16      RFP6:1;     // 6   RFP for Mailbox 6
  418.    Uint16      RFP7:1;     // 7   RFP for Mailbox 7
  419.    Uint16      RFP8:1;     // 8   RFP for Mailbox 8
  420.    Uint16      RFP9:1;     // 9   RFP for Mailbox 9
  421.    Uint16      RFP10:1;    // 10  RFP for Mailbox 10
  422.    Uint16      RFP11:1;    // 11  RFP for Mailbox 11
  423.    Uint16      RFP12:1;    // 12  RFP for Mailbox 12
  424.    Uint16      RFP13:1;    // 13  RFP for Mailbox 13
  425.    Uint16      RFP14:1;    // 14  RFP for Mailbox 14
  426.    Uint16      RFP15:1;    // 15  RFP for Mailbox 15
  427.    Uint16      RFP16:1;    // 16  RFP for Mailbox 16
  428.    Uint16      RFP17:1;    // 17  RFP for Mailbox 17
  429.    Uint16      RFP18:1;    // 18  RFP for Mailbox 18
  430.    Uint16      RFP19:1;    // 19  RFP for Mailbox 19
  431.    Uint16      RFP20:1;    // 20  RFP for Mailbox 20
  432.    Uint16      RFP21:1;    // 21  RFP for Mailbox 21
  433.    Uint16      RFP22:1;    // 22  RFP for Mailbox 22
  434.    Uint16      RFP23:1;    // 23  RFP for Mailbox 23
  435.    Uint16      RFP24:1;    // 24  RFP for Mailbox 24
  436.    Uint16      RFP25:1;    // 25  RFP for Mailbox 25
  437.    Uint16      RFP26:1;    // 26  RFP for Mailbox 26
  438.    Uint16      RFP27:1;    // 27  RFP for Mailbox 27
  439.    Uint16      RFP28:1;    // 28  RFP for Mailbox 28
  440.    Uint16      RFP29:1;    // 29  RFP for Mailbox 29
  441.    Uint16      RFP30:1;    // 30  RFP for Mailbox 30
  442.    Uint16      RFP31:1;    // 31  RFP for Mailbox 31
  444. };
  446. /* Allow access to the bit fields or entire register */
  447. union CANRFP_REG {
  448.    Uint32              all;
  449.    struct CANRFP_BITS  bit;
  450. };
  452. /* eCAN Global Acceptance Mask register (CANGAM) bit definitions */
  453. struct  CANGAM_BITS {   // bits  description
  454.    Uint16 GAM150:16;    // 15:0  Global acceptance mask bits 0-15
  455.    Uint16 GAM2816:13;   // 28:16 Global acceptance mask bits 16-28    
  456.    Uint16 rsvd:2;       // 30:29 reserved        
  457.    Uint16 AMI:1;        // 31    AMI bit
  458. };
  460. /* Allow access to the bit fields or entire register */
  461. union CANGAM_REG {
  462.    Uint32              all;
  463.    struct CANGAM_BITS  bit;
  464. };
  467. /* eCAN Master Control register (CANMC) bit definitions */
  468. struct  CANMC_BITS {       // bits  description
  469.    Uint16      MBNR:5;     // 4:0   MBX # for CDR bit
  470.    Uint16      SRES:1;     // 5     Soft reset
  471.    Uint16      STM:1;      // 6     Self-test mode
  472.    Uint16      ABO:1;      // 7     Auto bus-on
  473.    Uint16      CDR:1;      // 8     Change data request
  474.    Uint16      WUBA:1;     // 9     Wake-up on bus activity
  475.    Uint16      DBO:1;      // 10    Data-byte order
  476.    Uint16      PDR:1;      // 11    Power-down mode request
  477.    Uint16      CCR:1;      // 12    Change configuration request
  478.    Uint16      SCB:1;      // 13    SCC compatibility bit      
  479.    Uint16      TCC:1;      // 14    TSC MSB clear bit
  480.    Uint16      MBCC:1;     // 15    TSC clear bit thru mailbox 16      
  481.    Uint16      SUSP:1;     // 16    SUSPEND free/soft bit
  482.    Uint16      rsvd:15;    // 31:17  reserved   
  483. };
  485. /* Allow access to the bit fields or entire register */
  486. union CANMC_REG {
  487.    Uint32             all;
  488.    struct CANMC_BITS  bit;
  489. };
  491. /* eCAN Bit -timing configuration register (CANBTC) bit definitions */
  492. struct  CANBTC_BITS {  // bits  description
  493.    Uint16  TSEG2REG:3; // 2:0   TSEG2 register value
  494.    Uint16  TSEG1REG:4; // 6:3   TSEG1 register value
  495.    Uint16  SAM:1;      // 7     Sample-point setting
  496.    Uint16  SJWREG:2;   // 9:8   Synchroniztion Jump Width register value
  497.    Uint16  rsvd1:6;    // 15:10 reserved   
  498.    Uint16  BRPREG:8;   // 23:16 Baudrate prescaler register value
  499.    Uint16  rsvd2:8;    // 31:24 reserved   
  500. };
  502. /* Allow access to the bit fields or entire register */
  503. union CANBTC_REG {
  504.    Uint32              all;
  505.    struct CANBTC_BITS  bit;
  506. };
  508. /* eCAN Error & Status register (CANES) bit definitions */
  509. struct  CANES_BITS {    // bits  description
  510.    Uint16   TM:1;       // 0     Transmit Mode
  511.    Uint16   RM:1;       // 1     Receive Mode
  512.    Uint16   rsvd1:1;    // 2     reserved   
  513.    Uint16   PDA:1;      // 3     Power-down acknowledge
  514.    Uint16   CCE:1;      // 4     Change Configuration Enable
  515.    Uint16   SMA:1;      // 5     Suspend Mode Acknowledge
  516.    Uint16   rsvd2:10;   // 15:6  reserved   
  517.    Uint16   EW:1;       // 16    Warning status
  518.    Uint16   EP:1;       // 17    Error Passive status
  519.    Uint16   BO:1;       // 18    Bus-off status
  520.    Uint16   ACKE:1;     // 19    Acknowledge error
  521.    Uint16   SE:1;       // 20    Stuff error
  522.    Uint16   CRCE:1;     // 21    CRC error
  523.    Uint16   SA1:1;      // 22    Stuck at Dominant error
  524.    Uint16   BE:1;       // 23    Bit error
  525.    Uint16   FE:1;       // 24    Framing error
  526.    Uint16   rsvd3:7;    // 31:25 reserved   
  527. };
  529. /* Allow access to the bit fields or entire register */
  530. union CANES_REG {
  531.    Uint32             all;
  532.    struct CANES_BITS  bit;
  533. };
  536. /* eCAN Transmit Error Counter register (CANTEC) bit definitions */
  537. struct  CANTEC_BITS {  // bits  description
  538.    Uint16 TEC:8;       // 7:0   TEC
  539.    Uint16 rsvd1:8;     // 15:8  reserved
  540.    Uint16 rsvd2:16;    // 31:16  reserved      
  541. };
  543. /* Allow access to the bit fields or entire register */
  544. union CANTEC_REG {
  545.    Uint32              all;
  546.    struct CANTEC_BITS  bit;
  547. };
  549. /* eCAN Receive Error Counter register (CANREC) bit definitions */
  550. struct  CANREC_BITS {  // bits  description
  551.    Uint16 REC:8;       // 7:0   REC
  552.    Uint16 rsvd1:8;     // 15:8  reserved
  553.    Uint16 rsvd2:16;    // 31:16 reserved      
  554. };
  556. /* Allow access to the bit fields or entire register */
  557. union CANREC_REG {
  558.    Uint32              all;
  559.    struct CANREC_BITS  bit;
  560. };
  562. /* eCAN Global Interrupt Flag 0 (CANGIF0) bit definitions */
  563. struct  CANGIF0_BITS {  // bits  description
  564.    Uint16   MIV0:5;     // 4:0   Mailbox Interrupt Vector
  565.    Uint16   rsvd1:3;    // 7:5   reserved   
  566.    Uint16   WLIF0:1;    // 8     Warning level interrupt flag
  567.    Uint16   EPIF0:1;    // 9     Error-passive interrupt flag
  568.    Uint16   BOIF0:1;    // 10    Bus-off interrupt flag
  569.    Uint16   RMLIF0:1;   // 11    Received message lost interrupt flag
  570.    Uint16   WUIF0:1;    // 12    Wakeup interrupt flag
  571.    Uint16   WDIF0:1;    // 13    Write denied interrupt flag
  572.    Uint16   AAIF0:1;    // 14    Abort Ack interrupt flag
  573.    Uint16   GMIF0:1;    // 15    Global MBX interrupt flag
  574.    Uint16   TCOF0:1;    // 16    TSC Overflow flag
  575.    Uint16   MTOF0:1;    // 17    Mailbox Timeout flag
  576.    Uint16   rsvd2:14;   // 31:18 reserved   
  577. };
  579. /* Allow access to the bit fields or entire register */
  580. union CANGIF0_REG {
  581.    Uint32               all;
  582.    struct CANGIF0_BITS  bit;
  583. };
  585. /* eCAN Global Interrupt Mask register (CANGIM) bit definitions */
  586. struct  CANGIM_BITS { // bits  description
  587.    Uint16  I0EN:1;    // 0      Interrupt 0 enable
  588.    Uint16  I1EN:1;    // 1      Interrupt 1 enable
  589.    Uint16  GIL:1;     // 2      Global Interrupt Level
  590.    Uint16  rsvd1:5;   // 7:3    reserved   
  591.    Uint16  WLIM:1;    // 8      Warning level interrupt mask 
  592.    Uint16  EPIM:1;    // 9      Error-passive interrupt mask
  593.    Uint16  BOIM:1;    // 10     Bus-off interrupt mask
  594.    Uint16  RMLIM:1;   // 11     Received message lost interrupt mask
  595.    Uint16  WUIM:1;    // 12     Wakeup interrupt mask
  596.    Uint16  WDIM:1;    // 13     Write denied interrupt mask
  597.    Uint16  AAIM:1;    // 14     Abort Ack interrupt mask
  598.    Uint16  rsvd2:1;   // 15     reserved 
  599.    Uint16  TCOM:1;    // 16     TSC overflow interrupt mask
  600.    Uint16  MTOM:1;    // 17     MBX Timeout interrupt mask
  601.    Uint16  rsvd3:14;  // 31:18  reserved   
  602. };
  604. /* Allow access to the bit fields or entire register */
  605. union CANGIM_REG {
  606.    Uint32              all;
  607.    struct CANGIM_BITS  bit;
  608. };
  611. /* eCAN Global Interrupt Flag 1 (eCANGIF1) bit definitions */
  612. struct  CANGIF1_BITS {     // bits  description
  613.    Uint16      MIV1:5;     // 4:0   Mailbox Interrupt Vector
  614.    Uint16      rsvd1:3;    // 7:5   reserved   
  615.    Uint16      WLIF1:1;    // 8     Warning level interrupt flag
  616.    Uint16      EPIF1:1;    // 9     Error-passive interrupt flag
  617.    Uint16      BOIF1:1;    // 10    Bus-off interrupt flag
  618.    Uint16      RMLIF1:1;   // 11    Received message lost interrupt flag
  619.    Uint16      WUIF1:1;    // 12    Wakeup interrupt flag
  620.    Uint16      WDIF1:1;    // 13    Write denied interrupt flag
  621.    Uint16      AAIF1:1;    // 14    Abort Ack interrupt flag
  622.    Uint16      GMIF1:1;    // 15    Global MBX interrupt flag
  623.    Uint16      TCOF1:1;    // 16    TSC Overflow flag
  624.    Uint16      MTOF1:1;    // 17    Mailbox Timeout flag
  625.    Uint16      rsvd2:14;   // 31:18 reserved   
  626. };
  628. /* Allow access to the bit fields or entire register */
  629. union CANGIF1_REG {
  630.    Uint32               all;
  631.    struct CANGIF1_BITS  bit;
  632. };
  635. /* eCAN Mailbox Interrupt Mask register (CANMIM) bit definitions */
  636. struct  CANMIM_BITS {      // bit  description
  637.    Uint16      MIM0:1;     // 0   MIM for Mailbox 0
  638.    Uint16      MIM1:1;     // 1   MIM for Mailbox 1
  639.    Uint16      MIM2:1;     // 2   MIM for Mailbox 2
  640.    Uint16      MIM3:1;     // 3   MIM for Mailbox 3
  641.    Uint16      MIM4:1;     // 4   MIM for Mailbox 4
  642.    Uint16      MIM5:1;     // 5   MIM for Mailbox 5
  643.    Uint16      MIM6:1;     // 6   MIM for Mailbox 6
  644.    Uint16      MIM7:1;     // 7   MIM for Mailbox 7
  645.    Uint16      MIM8:1;     // 8   MIM for Mailbox 8
  646.    Uint16      MIM9:1;     // 9   MIM for Mailbox 9
  647.    Uint16      MIM10:1;    // 10  MIM for Mailbox 10
  648.    Uint16      MIM11:1;    // 11  MIM for Mailbox 11
  649.    Uint16      MIM12:1;    // 12  MIM for Mailbox 12
  650.    Uint16      MIM13:1;    // 13  MIM for Mailbox 13
  651.    Uint16      MIM14:1;    // 14  MIM for Mailbox 14
  652.    Uint16      MIM15:1;    // 15  MIM for Mailbox 15
  653.    Uint16      MIM16:1;    // 16  MIM for Mailbox 16
  654.    Uint16      MIM17:1;    // 17  MIM for Mailbox 17
  655.    Uint16      MIM18:1;    // 18  MIM for Mailbox 18
  656.    Uint16      MIM19:1;    // 19  MIM for Mailbox 19
  657.    Uint16      MIM20:1;    // 20  MIM for Mailbox 20
  658.    Uint16      MIM21:1;    // 21  MIM for Mailbox 21
  659.    Uint16      MIM22:1;    // 22  MIM for Mailbox 22
  660.    Uint16      MIM23:1;    // 23  MIM for Mailbox 23
  661.    Uint16      MIM24:1;    // 24  MIM for Mailbox 24
  662.    Uint16      MIM25:1;    // 25  MIM for Mailbox 25
  663.    Uint16      MIM26:1;    // 26  MIM for Mailbox 26
  664.    Uint16      MIM27:1;    // 27  MIM for Mailbox 27
  665.    Uint16      MIM28:1;    // 28  MIM for Mailbox 28
  666.    Uint16      MIM29:1;    // 29  MIM for Mailbox 29
  667.    Uint16      MIM30:1;    // 30  MIM for Mailbox 30
  668.    Uint16      MIM31:1;    // 31  MIM for Mailbox 31
  670. };
  672. /* Allow access to the bit fields or entire register */
  673. union CANMIM_REG {
  674.    Uint32              all;
  675.    struct CANMIM_BITS  bit;
  676. };
  678. /* eCAN Mailbox Interrupt Level register (CANMIL) bit definitions */
  679. struct  CANMIL_BITS {      // bit  description
  680.    Uint16      MIL0:1;     // 0   0 -> Int 9.5   1 -> Int 9.6
  681.    Uint16      MIL1:1;     // 1   0 -> Int 9.5   1 -> Int 9.6
  682.    Uint16      MIL2:1;     // 2   0 -> Int 9.5   1 -> Int 9.6
  683.    Uint16      MIL3:1;     // 3   0 -> Int 9.5   1 -> Int 9.6
  684.    Uint16      MIL4:1;     // 4   0 -> Int 9.5   1 -> Int 9.6
  685.    Uint16      MIL5:1;     // 5   0 -> Int 9.5   1 -> Int 9.6
  686.    Uint16      MIL6:1;     // 6   0 -> Int 9.5   1 -> Int 9.6
  687.    Uint16      MIL7:1;     // 7   0 -> Int 9.5   1 -> Int 9.6
  688.    Uint16      MIL8:1;     // 8   0 -> Int 9.5   1 -> Int 9.6
  689.    Uint16      MIL9:1;     // 9   0 -> Int 9.5   1 -> Int 9.6
  690.    Uint16      MIL10:1;    // 10  0 -> Int 9.5   1 -> Int 9.6
  691.    Uint16      MIL11:1;    // 11  0 -> Int 9.5   1 -> Int 9.6
  692.    Uint16      MIL12:1;    // 12  0 -> Int 9.5   1 -> Int 9.6
  693.    Uint16      MIL13:1;    // 13  0 -> Int 9.5   1 -> Int 9.6
  694.    Uint16      MIL14:1;    // 14  0 -> Int 9.5   1 -> Int 9.6
  695.    Uint16      MIL15:1;    // 15  0 -> Int 9.5   1 -> Int 9.6
  696.    Uint16      MIL16:1;    // 16  0 -> Int 9.5   1 -> Int 9.6
  697.    Uint16      MIL17:1;    // 17  0 -> Int 9.5   1 -> Int 9.6
  698.    Uint16      MIL18:1;    // 18  0 -> Int 9.5   1 -> Int 9.6
  699.    Uint16      MIL19:1;    // 19  0 -> Int 9.5   1 -> Int 9.6
  700.    Uint16      MIL20:1;    // 20  0 -> Int 9.5   1 -> Int 9.6
  701.    Uint16      MIL21:1;    // 21  0 -> Int 9.5   1 -> Int 9.6
  702.    Uint16      MIL22:1;    // 22  0 -> Int 9.5   1 -> Int 9.6
  703.    Uint16      MIL23:1;    // 23  0 -> Int 9.5   1 -> Int 9.6
  704.    Uint16      MIL24:1;    // 24  0 -> Int 9.5   1 -> Int 9.6
  705.    Uint16      MIL25:1;    // 25  0 -> Int 9.5   1 -> Int 9.6
  706.    Uint16      MIL26:1;    // 26  0 -> Int 9.5   1 -> Int 9.6
  707.    Uint16      MIL27:1;    // 27  0 -> Int 9.5   1 -> Int 9.6
  708.    Uint16      MIL28:1;    // 28  0 -> Int 9.5   1 -> Int 9.6
  709.    Uint16      MIL29:1;    // 29  0 -> Int 9.5   1 -> Int 9.6
  710.    Uint16      MIL30:1;    // 30  0 -> Int 9.5   1 -> Int 9.6
  711.    Uint16      MIL31:1;    // 31  0 -> Int 9.5   1 -> Int 9.6
  713. };
  715. /* Allow access to the bit fields or entire register */
  716. union CANMIL_REG {
  717.    Uint32              all;
  718.    struct CANMIL_BITS  bit;
  719. };
  722. /* eCAN Overwrite Protection Control register (CANOPC) bit definitions */
  723. struct  CANOPC_BITS {      // bit  description
  724.    Uint16      OPC0:1;     // 0   OPC for Mailbox 0
  725.    Uint16      OPC1:1;     // 1   OPC for Mailbox 1
  726.    Uint16      OPC2:1;     // 2   OPC for Mailbox 2
  727.    Uint16      OPC3:1;     // 3   OPC for Mailbox 3
  728.    Uint16      OPC4:1;     // 4   OPC for Mailbox 4
  729.    Uint16      OPC5:1;     // 5   OPC for Mailbox 5
  730.    Uint16      OPC6:1;     // 6   OPC for Mailbox 6
  731.    Uint16      OPC7:1;     // 7   OPC for Mailbox 7
  732.    Uint16      OPC8:1;     // 8   OPC for Mailbox 8
  733.    Uint16      OPC9:1;     // 9   OPC for Mailbox 9
  734.    Uint16      OPC10:1;    // 10  OPC for Mailbox 10
  735.    Uint16      OPC11:1;    // 11  OPC for Mailbox 11
  736.    Uint16      OPC12:1;    // 12  OPC for Mailbox 12
  737.    Uint16      OPC13:1;    // 13  OPC for Mailbox 13
  738.    Uint16      OPC14:1;    // 14  OPC for Mailbox 14
  739.    Uint16      OPC15:1;    // 15  OPC for Mailbox 15
  740.    Uint16      OPC16:1;    // 16  OPC for Mailbox 16
  741.    Uint16      OPC17:1;    // 17  OPC for Mailbox 17
  742.    Uint16      OPC18:1;    // 18  OPC for Mailbox 18
  743.    Uint16      OPC19:1;    // 19  OPC for Mailbox 19
  744.    Uint16      OPC20:1;    // 20  OPC for Mailbox 20
  745.    Uint16      OPC21:1;    // 21  OPC for Mailbox 21
  746.    Uint16      OPC22:1;    // 22  OPC for Mailbox 22
  747.    Uint16      OPC23:1;    // 23  OPC for Mailbox 23
  748.    Uint16      OPC24:1;    // 24  OPC for Mailbox 24
  749.    Uint16      OPC25:1;    // 25  OPC for Mailbox 25
  750.    Uint16      OPC26:1;    // 26  OPC for Mailbox 26
  751.    Uint16      OPC27:1;    // 27  OPC for Mailbox 27
  752.    Uint16      OPC28:1;    // 28  OPC for Mailbox 28
  753.    Uint16      OPC29:1;    // 29  OPC for Mailbox 29
  754.    Uint16      OPC30:1;    // 30  OPC for Mailbox 30
  755.    Uint16      OPC31:1;    // 31  OPC for Mailbox 31
  757. };
  759. /* Allow access to the bit fields or entire register */
  760. union CANOPC_REG {
  761.    Uint32              all;
  762.    struct CANOPC_BITS  bit;
  763. };
  766. /* eCAN TX I/O Control Register (CANTIOC) bit definitions */
  767. struct  CANTIOC_BITS { // bits  description
  768.    Uint16  rsvd1:3;    // 2:0   reserved
  769.    Uint16  TXFUNC:1;   // 3     TXFUNC
  770.    Uint16  rsvd2:12;   // 15:4  reserved   
  771.    Uint16  rsvd3:16;   // 31:16 reserved   
  772. };
  774. /* Allow access to the bit fields or entire register */
  775. union CANTIOC_REG {
  776.    Uint32               all;
  777.    struct CANTIOC_BITS  bit;
  778. };
  780. /* eCAN RX I/O Control Register (CANRIOC) bit definitions */
  781. struct  CANRIOC_BITS { // bits  description
  782.    Uint16  rsvd1:3;    // 2:0   reserved
  783.    Uint16  RXFUNC:1;   // 3     RXFUNC
  784.    Uint16  rsvd2:12;   // 15:4  reserved   
  785.    Uint16  rsvd3:16;   // 31:16 reserved   
  786. };
  788. /* Allow access to the bit fields or entire register */
  789. union CANRIOC_REG {
  790.    Uint32               all;
  791.    struct CANRIOC_BITS  bit;
  792. };
  795. /* eCAN Time-out Control register (CANTOC) bit definitions */
  796. struct  CANTOC_BITS {      // bit  description
  797.    Uint16      TOC0:1;     // 0   TOC for Mailbox 0
  798.    Uint16      TOC1:1;     // 1   TOC for Mailbox 1
  799.    Uint16      TOC2:1;     // 2   TOC for Mailbox 2
  800.    Uint16      TOC3:1;     // 3   TOC for Mailbox 3
  801.    Uint16      TOC4:1;     // 4   TOC for Mailbox 4
  802.    Uint16      TOC5:1;     // 5   TOC for Mailbox 5
  803.    Uint16      TOC6:1;     // 6   TOC for Mailbox 6
  804.    Uint16      TOC7:1;     // 7   TOC for Mailbox 7
  805.    Uint16      TOC8:1;     // 8   TOC for Mailbox 8
  806.    Uint16      TOC9:1;     // 9   TOC for Mailbox 9
  807.    Uint16      TOC10:1;    // 10  TOC for Mailbox 10
  808.    Uint16      TOC11:1;    // 11  TOC for Mailbox 11
  809.    Uint16      TOC12:1;    // 12  TOC for Mailbox 12
  810.    Uint16      TOC13:1;    // 13  TOC for Mailbox 13
  811.    Uint16      TOC14:1;    // 14  TOC for Mailbox 14
  812.    Uint16      TOC15:1;    // 15  TOC for Mailbox 15
  813.    Uint16      TOC16:1;    // 16  TOC for Mailbox 16
  814.    Uint16      TOC17:1;    // 17  TOC for Mailbox 17
  815.    Uint16      TOC18:1;    // 18  TOC for Mailbox 18
  816.    Uint16      TOC19:1;    // 19  TOC for Mailbox 19
  817.    Uint16      TOC20:1;    // 20  TOC for Mailbox 20
  818.    Uint16      TOC21:1;    // 21  TOC for Mailbox 21
  819.    Uint16      TOC22:1;    // 22  TOC for Mailbox 22
  820.    Uint16      TOC23:1;    // 23  TOC for Mailbox 23
  821.    Uint16      TOC24:1;    // 24  TOC for Mailbox 24
  822.    Uint16      TOC25:1;    // 25  TOC for Mailbox 25
  823.    Uint16      TOC26:1;    // 26  TOC for Mailbox 26
  824.    Uint16      TOC27:1;    // 27  TOC for Mailbox 27
  825.    Uint16      TOC28:1;    // 28  TOC for Mailbox 28
  826.    Uint16      TOC29:1;    // 29  TOC for Mailbox 29
  827.    Uint16      TOC30:1;    // 30  TOC for Mailbox 30
  828.    Uint16      TOC31:1;    // 31  TOC for Mailbox 31
  830. };
  832. /* Allow access to the bit fields or entire register */
  833. union CANTOC_REG {
  834.    Uint32              all;
  835.    struct CANTOC_BITS  bit;
  836. };
  839. /* eCAN Time-out Status register (CANTOS) bit definitions */
  840. struct  CANTOS_BITS {            // bit  description
  841.    Uint16      TOS0:1;     // 0   TOS for Mailbox 0
  842.    Uint16      TOS1:1;     // 1   TOS for Mailbox 1
  843.    Uint16      TOS2:1;     // 2   TOS for Mailbox 2
  844.    Uint16      TOS3:1;     // 3   TOS for Mailbox 3
  845.    Uint16      TOS4:1;     // 4   TOS for Mailbox 4
  846.    Uint16      TOS5:1;     // 5   TOS for Mailbox 5
  847.    Uint16      TOS6:1;     // 6   TOS for Mailbox 6
  848.    Uint16      TOS7:1;     // 7   TOS for Mailbox 7
  849.    Uint16      TOS8:1;     // 8   TOS for Mailbox 8
  850.    Uint16      TOS9:1;     // 9   TOS for Mailbox 9
  851.    Uint16      TOS10:1;    // 10  TOS for Mailbox 10
  852.    Uint16      TOS11:1;    // 11  TOS for Mailbox 11
  853.    Uint16      TOS12:1;    // 12  TOS for Mailbox 12
  854.    Uint16      TOS13:1;    // 13  TOS for Mailbox 13
  855.    Uint16      TOS14:1;    // 14  TOS for Mailbox 14
  856.    Uint16      TOS15:1;    // 15  TOS for Mailbox 15
  857.    Uint16      TOS16:1;    // 16  TOS for Mailbox 16
  858.    Uint16      TOS17:1;    // 17  TOS for Mailbox 17
  859.    Uint16      TOS18:1;    // 18  TOS for Mailbox 18
  860.    Uint16      TOS19:1;    // 19  TOS for Mailbox 19
  861.    Uint16      TOS20:1;    // 20  TOS for Mailbox 20
  862.    Uint16      TOS21:1;    // 21  TOS for Mailbox 21
  863.    Uint16      TOS22:1;    // 22  TOS for Mailbox 22
  864.    Uint16      TOS23:1;    // 23  TOS for Mailbox 23
  865.    Uint16      TOS24:1;    // 24  TOS for Mailbox 24
  866.    Uint16      TOS25:1;    // 25  TOS for Mailbox 25
  867.    Uint16      TOS26:1;    // 26  TOS for Mailbox 26
  868.    Uint16      TOS27:1;    // 27  TOS for Mailbox 27
  869.    Uint16      TOS28:1;    // 28  TOS for Mailbox 28
  870.    Uint16      TOS29:1;    // 29  TOS for Mailbox 29
  871.    Uint16      TOS30:1;    // 30  TOS for Mailbox 30
  872.    Uint16      TOS31:1;    // 31  TOS for Mailbox 31
  874. };
  876. /* Allow access to the bit fields or entire register */
  877. union CANTOS_REG {
  878.    Uint32              all;
  879.    struct CANTOS_BITS  bit;
  880. };
  882. /**************************************/
  883. /* eCAN Control & Status register file */
  884. /**************************************/
  886. struct ECAN_REGS {
  887.    union CANME_REG   CANME;          // Mailbox Enable
  888.    union CANMD_REG   CANMD;          // Mailbox Direction
  889.    union CANTRS_REG  CANTRS;         // Transmit Request Set
  890.    union CANTRR_REG  CANTRR;         // Transmit Request Reset
  891.    union CANTA_REG   CANTA;          // Transmit Acknowledge
  892.    union CANAA_REG   CANAA;          // Abort Acknowledge
  893.    union CANRMP_REG  CANRMP;         // Received Message Pending
  894.    union CANRML_REG  CANRML;         // Received Message Lost
  895.    union CANRFP_REG  CANRFP;         // Remote Frame Pending
  896.    union CANGAM_REG  CANGAM;         // Global Acceptance Mask       
  897.    union CANMC_REG   CANMC;          // Master Control
  898.    union CANBTC_REG  CANBTC;         // Bit Timing
  899.    union CANES_REG   CANES;          // Error Status
  900.    union CANTEC_REG  CANTEC;         // Transmit Error Counter
  901.    union CANREC_REG  CANREC;         // Receive Error Counter
  902.    union CANGIF0_REG CANGIF0;        // Global Interrupt Flag 0
  903.    union CANGIM_REG  CANGIM;         // Global Interrupt Mask 0
  904.    union CANGIF1_REG CANGIF1;        // Global Interrupt Flag 1
  905.    union CANMIM_REG  CANMIM;         // Mailbox Interrupt Mask
  906.    union CANMIL_REG  CANMIL;         // Mailbox Interrupt Level
  907.    union CANOPC_REG  CANOPC;         // Overwrite Protection Control
  908.    union CANTIOC_REG CANTIOC;        // TX I/O Control
  909.    union CANRIOC_REG CANRIOC;        // RX I/O Control
  910.    Uint32            CANTSC;         // Time-stamp counter
  911.    union CANTOC_REG  CANTOC;         // Time-out Control
  912.    union CANTOS_REG  CANTOS;         // Time-out Status               
  913.  
  914. };
  916. /* --------------------------------------------------- */
  917. /* eCAN Mailbox Registers                               */
  918. /* ----------------------------------------------------*/
  920. /* eCAN Message ID (MSGID) bit definitions */
  921. struct  CANMSGID_BITS {        // bits  description
  922.    Uint16      EXTMSGID_L:16;  // 0:15
  923.    Uint16      EXTMSGID_H:2;   // 16:17
  924.    Uint16      STDMSGID:11;    // 18:28  
  925.    Uint16      AAM:1;          // 29   
  926.    Uint16      AME:1;          // 30
  927.    Uint16      IDE:1;          // 31   
  928.  
  929. };
  931. /* Allow access to the bit fields or entire register */ 
  932. union CANMSGID_REG {
  933.    Uint32                all;
  934.    struct CANMSGID_BITS  bit;
  935. };
  937. /* eCAN Message Control Field (MSGCTRL) bit definitions */
  938. struct  CANMSGCTRL_BITS {     // bits  description
  939.    Uint16 DLC:4;          // 0:3  
  940.    Uint16 RTR:1;          // 4  
  941.    Uint16 rsvd1:3;        // 7:5   reserved   
  942.    Uint16 TPL:5;          // 12:8  
  943.    Uint16 rsvd2:3;        // 15:13 reserved 
  944.    Uint16 rsvd3:16;       // 31:16 reserved     
  945. };
  947. /* Allow access to the bit fields or entire register */ 
  948. union CANMSGCTRL_REG {
  949.    Uint32                  all;
  950.    struct CANMSGCTRL_BITS  bit;
  951. };
  953. /* eCAN Message Data Register low (MDR_L) word definitions */
  954. struct  CANMDL_WORDS {      // bits  description
  955.    Uint16      LOW_WORD:16; // 0:15  
  956.    Uint16      HI_WORD:16;  // 31:16  
  957. };
  959. /* eCAN Message Data Register low (MDR_L) byte definitions */
  960. struct  CANMDL_BYTES {      // bits   description
  961.    Uint16      BYTE1:8;     // 0:7
  962.    Uint16      BYTE2:8;     // 8:15
  963.    Uint16      BYTE3:8;     // 16:23
  964.    Uint16      BYTE4:8;     // 24:31      
  965. };
  968. /* Allow access to the bit fields or entire register */ 
  970. union CANMDL_REG {
  971.    Uint32                all;
  972.    struct CANMDL_WORDS   word;
  973.    struct CANMDL_BYTES   byte;      
  974. };
  978. /* eCAN Message Data Register high  (MDR_H) word definitions */
  979. struct  CANMDH_WORDS {         // bits  description
  980.    Uint16      LOW_WORD:16;    // 0:15  
  981.    Uint16      HI_WORD:16;     // 31:16  
  982. };
  984. /* eCAN Message Data Register low (MDR_H) byte definitions */
  985. struct  CANMDH_BYTES {      // bits   description
  986.    Uint16      BYTE5:8;     // 0:7  
  987.    Uint16      BYTE6:8;     // 8:15
  988.    Uint16      BYTE7:8;     // 16:23    
  989.    Uint16      BYTE8:8;     // 24:31  
  990. };
  992. /* Allow access to the bit fields or entire register */ 
  993. union CANMDH_REG {
  994.    Uint32                  all;
  995.    struct CANMDH_WORDS     word;
  996.    struct CANMDH_BYTES     byte;
  997. };
  1000. struct MBOX {
  1001.    union CANMSGID_REG     MSGID;
  1002.    union CANMSGCTRL_REG   MSGCTRL;
  1003.    union CANMDL_REG       MDL;
  1004.    union CANMDH_REG       MDH;
  1005. };
  1007. /**************************************/
  1008. /*          eCAN Mailboxes             */
  1009. /**************************************/
  1011. struct ECAN_MBOXES {
  1012.    struct MBOX MBOX0;
  1013.    struct MBOX MBOX1;
  1014.    struct MBOX MBOX2;
  1015.    struct MBOX MBOX3;
  1016.    struct MBOX MBOX4;
  1017.    struct MBOX MBOX5;
  1018.    struct MBOX MBOX6;
  1019.    struct MBOX MBOX7;
  1020.    struct MBOX MBOX8;
  1021.    struct MBOX MBOX9;
  1022.    struct MBOX MBOX10;
  1023.    struct MBOX MBOX11;
  1024.    struct MBOX MBOX12;
  1025.    struct MBOX MBOX13;
  1026.    struct MBOX MBOX14;
  1027.    struct MBOX MBOX15;
  1028.    struct MBOX MBOX16;
  1029.    struct MBOX MBOX17;
  1030.    struct MBOX MBOX18;
  1031.    struct MBOX MBOX19;
  1032.    struct MBOX MBOX20;
  1033.    struct MBOX MBOX21;
  1034.    struct MBOX MBOX22;
  1035.    struct MBOX MBOX23;
  1036.    struct MBOX MBOX24;
  1037.    struct MBOX MBOX25;
  1038.    struct MBOX MBOX26;
  1039.    struct MBOX MBOX27;
  1040.    struct MBOX MBOX28;
  1041.    struct MBOX MBOX29;
  1042.    struct MBOX MBOX30;
  1043.    struct MBOX MBOX31;
  1044. };   
  1046. /* eCAN Local Acceptance Mask (LAM) bit definitions */
  1047. struct  CANLAM_BITS {                // bits  description
  1048.    Uint16      LAM_L:16;     // 0:15  
  1049.    Uint16      LAM_H:13;     // 16:28  
  1050.    Uint16 rsvd1:2;           // 29:30   reserved   
  1051.    Uint16      LAMI:1;       // 31 
  1052. };
  1054. /* Allow access to the bit fields or entire register */ 
  1055. union CANLAM_REG {
  1056.    Uint32        all;
  1057.    struct CANLAM_BITS  bit;
  1058. };
  1061. /**************************************/
  1062. /*    eCAN Local Acceptance Masks      */
  1063. /**************************************/
  1065. /* eCAN LAM File */
  1066. struct LAM_REGS {
  1067.    union CANLAM_REG LAM0;
  1068.    union CANLAM_REG LAM1;
  1069.    union CANLAM_REG LAM2;
  1070.    union CANLAM_REG LAM3;
  1071.    union CANLAM_REG LAM4;
  1072.    union CANLAM_REG LAM5;
  1073.    union CANLAM_REG LAM6;
  1074.    union CANLAM_REG LAM7;
  1075.    union CANLAM_REG LAM8;
  1076.    union CANLAM_REG LAM9;
  1077.    union CANLAM_REG LAM10;
  1078.    union CANLAM_REG LAM11;
  1079.    union CANLAM_REG LAM12;
  1080.    union CANLAM_REG LAM13;
  1081.    union CANLAM_REG LAM14;
  1082.    union CANLAM_REG LAM15;
  1083.    union CANLAM_REG LAM16;
  1084.    union CANLAM_REG LAM17;
  1085.    union CANLAM_REG LAM18;
  1086.    union CANLAM_REG LAM19;
  1087.    union CANLAM_REG LAM20;
  1088.    union CANLAM_REG LAM21;
  1089.    union CANLAM_REG LAM22;
  1090.    union CANLAM_REG LAM23;
  1091.    union CANLAM_REG LAM24;
  1092.    union CANLAM_REG LAM25;
  1093.    union CANLAM_REG LAM26;
  1094.    union CANLAM_REG LAM27;
  1095.    union CANLAM_REG LAM28;
  1096.    union CANLAM_REG LAM29;
  1097.    union CANLAM_REG LAM30;
  1098.    union CANLAM_REG LAM31;
  1099. };
  1101. /* Mailbox MOTS File */
  1103. struct MOTS_REGS {
  1104.    Uint32 MOTS0;
  1105.    Uint32 MOTS1;
  1106.    Uint32 MOTS2;
  1107.    Uint32 MOTS3;
  1108.    Uint32 MOTS4;
  1109.    Uint32 MOTS5;
  1110.    Uint32 MOTS6;
  1111.    Uint32 MOTS7;
  1112.    Uint32 MOTS8;
  1113.    Uint32 MOTS9;
  1114.    Uint32 MOTS10;
  1115.    Uint32 MOTS11;
  1116.    Uint32 MOTS12;
  1117.    Uint32 MOTS13;
  1118.    Uint32 MOTS14;
  1119.    Uint32 MOTS15;
  1120.    Uint32 MOTS16;
  1121.    Uint32 MOTS17;
  1122.    Uint32 MOTS18;
  1123.    Uint32 MOTS19;
  1124.    Uint32 MOTS20;
  1125.    Uint32 MOTS21;
  1126.    Uint32 MOTS22;
  1127.    Uint32 MOTS23;
  1128.    Uint32 MOTS24;
  1129.    Uint32 MOTS25;
  1130.    Uint32 MOTS26;
  1131.    Uint32 MOTS27;
  1132.    Uint32 MOTS28;
  1133.    Uint32 MOTS29;
  1134.    Uint32 MOTS30;
  1135.    Uint32 MOTS31;
  1136. };
  1138. /* Mailbox MOTO File */
  1140. struct MOTO_REGS {
  1141.    Uint32 MOTO0;
  1142.    Uint32 MOTO1;
  1143.    Uint32 MOTO2;
  1144.    Uint32 MOTO3;
  1145.    Uint32 MOTO4;
  1146.    Uint32 MOTO5;
  1147.    Uint32 MOTO6;
  1148.    Uint32 MOTO7;
  1149.    Uint32 MOTO8;
  1150.    Uint32 MOTO9;
  1151.    Uint32 MOTO10;
  1152.    Uint32 MOTO11;
  1153.    Uint32 MOTO12;
  1154.    Uint32 MOTO13;
  1155.    Uint32 MOTO14;
  1156.    Uint32 MOTO15;
  1157.    Uint32 MOTO16;
  1158.    Uint32 MOTO17;
  1159.    Uint32 MOTO18;
  1160.    Uint32 MOTO19;
  1161.    Uint32 MOTO20;
  1162.    Uint32 MOTO21;
  1163.    Uint32 MOTO22;
  1164.    Uint32 MOTO23;
  1165.    Uint32 MOTO24;
  1166.    Uint32 MOTO25;
  1167.    Uint32 MOTO26;
  1168.    Uint32 MOTO27;
  1169.    Uint32 MOTO28;
  1170.    Uint32 MOTO29;
  1171.    Uint32 MOTO30;
  1172.    Uint32 MOTO31;
  1173. };
  1176. //---------------------------------------------------------------------------
  1177. // eCAN External References & Function Declarations:
  1178. //
  1179. extern volatile struct ECAN_REGS ECanaRegs;
  1180. extern volatile struct ECAN_MBOXES ECanaMboxes;
  1181. extern volatile struct LAM_REGS ECanaLAMRegs;
  1182. extern volatile struct MOTO_REGS ECanaMOTORegs;
  1183. extern volatile struct MOTS_REGS ECanaMOTSRegs;
  1185. #ifdef __cplusplus
  1186. }
  1187. #endif /* extern "C" */
  1189. #endif  // end of DSP281x_ECAN.H definition        
  1191. //===========================================================================
  1192. // No more.
  1193. //===========================================================================