开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 多媒体 > DVD > 查看源码
system.c
资源名称：ST_5105DTV.rar　[点击查看]
上传用户：fy98168
上传日期：2015-06-26
资源大小：13771k
文件大小：19k
源码类别：

DVD

开发平台：

C/C++

system.c：源码内容
  1. #include "stcommon.h"
  2. #include <system.h>
  3. #include <stddefs.h>
  4. #include "stdevice.h" 
  5. #include "section.h"
  6. #include "boot.h"
  7. #include "evt.h"
  8. #include "pio.h"
  9. #include "uart.h"
  10. #include "tbx.h"
  11. #include "i2c.h"
  12. #include "av.h"
  13. #include "stsys.h"
  14. #include "service.h"
  15. #include "sysserv.h"
  17. #include "denc.h"
  19. #define INTERCONNECT_BASE                      CFG_BASE_ADDRESS 
  20. #define INTERCONNECT_CONFIG_CONTROL_REG_C       0x00
  21. #define INTERCONNECT_CONFIG_CONTROL_REG_D       0x04
  22. #define INTERCONNECT_CONFIG_CONTROL_REG_E       0x08
  23. #define INTERCONNECT_CONFIG_CONTROL_REG_F       0x0C
  24. #define INTERCONNECT_CONFIG_CONTROL_REG_G       0x10
  25. #define INTERCONNECT_CONFIG_CONTROL_REG_H       0x14
  27. #define CONFIG_CONTROL_C (INTERCONNECT_BASE + INTERCONNECT_CONFIG_CONTROL_REG_C)
  28. #define CONFIG_CONTROL_D (INTERCONNECT_BASE + INTERCONNECT_CONFIG_CONTROL_REG_D)
  29. #define CONFIG_CONTROL_E (INTERCONNECT_BASE + INTERCONNECT_CONFIG_CONTROL_REG_E)
  30. #define CONFIG_CONTROL_F (INTERCONNECT_BASE + INTERCONNECT_CONFIG_CONTROL_REG_F)
  31. #define CONFIG_CONTROL_G (INTERCONNECT_BASE + INTERCONNECT_CONFIG_CONTROL_REG_G)
  32. #define CONFIG_CONTROL_H (INTERCONNECT_BASE + INTERCONNECT_CONFIG_CONTROL_REG_H)
  33. ST_ClockInfo_t ST_ClockInfo;
  35. #define MODE_DVB    SERVICE_MODE_DVB
  38. /* chroma luma delay */
  39. #define DEN_CFG3 (DENC_BASE_ADDRESS + 0xC)
  40. #define DEN_DACC (DENC_BASE_ADDRESS + 0x104)
  41. #define DEN_CDEL_LFC (DENC_BASE_ADDRESS + 0x144)
  42. #define DEN_LFCOEF0 (DENC_BASE_ADDRESS + 0x148)
  43. #define DEN_LFCOEF1 (DENC_BASE_ADDRESS + 0x14C)
  44. #define DEN_LFCOEF2 (DENC_BASE_ADDRESS + 0x150)
  45. #define DEN_LFCOEF3 (DENC_BASE_ADDRESS + 0x154)
  46. #define DEN_LFCOEF4 (DENC_BASE_ADDRESS + 0x158)
  47. #define DEN_LFCOEF5 (DENC_BASE_ADDRESS + 0x15C)
  48. #define DEN_LFCOEF6 (DENC_BASE_ADDRESS + 0x160)
  49. #define DEN_LFCOEF7 (DENC_BASE_ADDRESS + 0x164)
  50. #define DEN_LFCOEF8 (DENC_BASE_ADDRESS + 0x168)
  51. #define DEN_LFCOEF9 (DENC_BASE_ADDRESS + 0x16C)
  53. #if 1
  55. #define   NHD2_CONFIG_BASE           0x20400000
  56. #define   NHD3_CONFIG_BASE        0x20401000
  58. #define   CLOCK_REG_BASE          0x20300000
  60. #define   NHD2_INIT_1_PRIORITY    (NHD2_CONFIG_BASE + 0x00)
  61. #define   NHD2_INIT_2_PRIORITY    (NHD2_CONFIG_BASE + 0x04)
  62. #define   NHD2_INIT_3_PRIORITY    (NHD2_CONFIG_BASE + 0x08)
  63. #define   NHD2_INIT_4_PRIORITY    (NHD2_CONFIG_BASE + 0x0C)
  64. #define   NHD2_INIT_5_PRIORITY    (NHD2_CONFIG_BASE + 0x10)
  65. #define   NHD2_INIT_6_PRIORITY    (NHD2_CONFIG_BASE + 0x14)
  66. #define   NHD2_INIT_7_PRIORITY    (NHD2_CONFIG_BASE + 0x18)
  67. #define   NHD2_INIT_8_PRIORITY    (NHD2_CONFIG_BASE + 0x1C)
  68. #define   NHD2_INIT_1_LIMIT       (NHD2_CONFIG_BASE + 0x60)
  69. #define   NHD2_INIT_2_LIMIT       (NHD2_CONFIG_BASE + 0x64)
  70. #define   NHD2_INIT_3_LIMIT       (NHD2_CONFIG_BASE + 0x68)
  71. #define   NHD2_INIT_4_LIMIT       (NHD2_CONFIG_BASE + 0x6C)
  72. #define   NHD2_INIT_5_LIMIT       (NHD2_CONFIG_BASE + 0x70)
  73. #define   NHD2_INIT_6_LIMIT       (NHD2_CONFIG_BASE + 0x74)
  74. #define   NHD2_INIT_7_LIMIT       (NHD2_CONFIG_BASE + 0x78)
  75. #define   NHD2_INIT_8_LIMIT       (NHD2_CONFIG_BASE + 0x7C)
  76. #define   NHD2_TARG_1_PRIORITY    (NHD2_CONFIG_BASE + 0x80)
  77. #define   NHD2_TARG_2_PRIORITY    (NHD2_CONFIG_BASE + 0x84)
  79. #define   NHD3_TARG_1_PRIORITY    (NHD3_CONFIG_BASE + 0x40)
  80. #define   NHD3_TARG_2_PRIORITY    (NHD3_CONFIG_BASE + 0x44)
  81. #define   NHD3_TARG_3_PRIORITY    (NHD3_CONFIG_BASE + 0x48)
  82. #define   NHD3_TARG_4_PRIORITY    (NHD3_CONFIG_BASE + 0x4C)
  83. #define   NHD3_TARG_5_PRIORITY    (NHD3_CONFIG_BASE + 0x50)
  85. #define   NHD3_INIT_3_PRIORITY    (NHD3_CONFIG_BASE + 0x08)
  86. #define   NHD3_INIT_4_PRIORITY    (NHD3_CONFIG_BASE + 0x0C)
  87. #define   NHD3_INIT_1_LIMIT       (NHD3_CONFIG_BASE + 0x30)
  88. #define   NHD3_INIT_2_LIMIT       (NHD3_CONFIG_BASE + 0x34)
  90. #define SET_FDMA_REG(Offset, Value)   ( *((volatile U32*)(((U32)0x20D00000) + (Offset))) = ((U32)Value) )
  93. #endif
  94. #if 1
  95. int KB_SysInit(void)
  96. {
  97. ST_ErrorCode_t ST_ErrorCode;
  98.      int nReturn;
  99.      U32 DEN_CFG3Val; /*Lynn: chroma luma delay*/
  101. //write register
  102. /* System Pix clk setup0*/
  103. //Done in cfg STSYS_WriteRegDev32LE(0x20F00054, 0xEBF);
  104. /* Enable video DAC in config control reg D */
  105. STSYS_WriteRegDev32LE(CONFIG_CONTROL_D, 0x00);
  106. STSYS_WriteRegDev32LE(0x2090017C, 0x00);
  110. /* Enabling PCM pins of PIO port 2 */
  111. STSYS_WriteRegDev32LE(CONFIG_CONTROL_F, STSYS_ReadRegDev32LE(CONFIG_CONTROL_F)|0x00E00000);
  112. /* Configure TSIS for Serial mode */
  116. /* Req for configuring I2C pio in ALT1 function */
  117. STSYS_WriteRegDev32LE(CONFIG_CONTROL_H, STSYS_ReadRegDev32LE(CONFIG_CONTROL_H)|0x0C000000);
  120. STSYS_WriteRegDev32LE((void*)NHD2_INIT_1_PRIORITY, 0x7); 
  121. STSYS_WriteRegDev32LE((void*)NHD2_INIT_1_LIMIT, 0x196); 
  124. STSYS_WriteRegDev32LE((void*)NHD2_INIT_2_PRIORITY, 0x9);
  125.     STSYS_WriteRegDev32LE((void*)NHD2_INIT_2_LIMIT, 0x0);
  126.     STSYS_WriteRegDev32LE((void*)NHD2_INIT_3_PRIORITY, 0x6);
  127.     STSYS_WriteRegDev32LE((void*)NHD2_INIT_3_LIMIT, 0x3C1);
  128.     STSYS_WriteRegDev32LE((void*)NHD2_INIT_4_PRIORITY, 0x8);
  129.     STSYS_WriteRegDev32LE((void*)NHD2_INIT_4_LIMIT, 0x0);
  132. STSYS_WriteRegDev32LE((void*)NHD2_INIT_5_PRIORITY, 0x4); 
  133. STSYS_WriteRegDev32LE((void*)NHD2_INIT_5_LIMIT, 0x3C1); 
  134. STSYS_WriteRegDev32LE((void*)NHD2_INIT_6_PRIORITY, 0x3); 
  135. STSYS_WriteRegDev32LE((void*)NHD2_INIT_6_LIMIT, 0x0B1); 
  136. STSYS_WriteRegDev32LE((void*)NHD2_INIT_7_PRIORITY, 0x2); 
  137. STSYS_WriteRegDev32LE((void*)NHD2_INIT_7_LIMIT, 0x131); 
  138. STSYS_WriteRegDev32LE((void*)NHD2_INIT_8_PRIORITY, 0x5); 
  139. STSYS_WriteRegDev32LE((void*)NHD2_INIT_8_LIMIT, 0x3B1); 
  140. STSYS_WriteRegDev32LE((void*)NHD2_TARG_1_PRIORITY, 0x2); 
  141. STSYS_WriteRegDev32LE((void*)NHD2_TARG_2_PRIORITY, 0x1); 
  143. STSYS_WriteRegDev32LE((void*)NHD3_INIT_1_LIMIT, 0x224); 
  144. STSYS_WriteRegDev32LE((void*)NHD3_INIT_2_LIMIT, 0x1A3); 
  145. STSYS_WriteRegDev32LE((void*)NHD3_INIT_3_PRIORITY, 0x1); 
  146. STSYS_WriteRegDev32LE((void*)NHD3_INIT_4_PRIORITY, 0x2); 
  148. STSYS_WriteRegDev32LE((void*)NHD3_TARG_1_PRIORITY, 0x5); 
  149. STSYS_WriteRegDev32LE((void*)NHD3_TARG_2_PRIORITY, 0x1); 
  150. STSYS_WriteRegDev32LE((void*)NHD3_TARG_3_PRIORITY, 0x2); 
  151. STSYS_WriteRegDev32LE((void*)NHD3_TARG_4_PRIORITY, 0x3); 
  152. STSYS_WriteRegDev32LE((void*)NHD3_TARG_5_PRIORITY, 0x4); 
  154. //CPU_FRAME_REG : BASE + 0x0; CPU_LIMIT_REG : BASE + 0x4
  155. STSYS_WriteRegDev32LE((void*)(CLOCK_REG_BASE+0x0), 0xAF);
  156. STSYS_WriteRegDev32LE((void*)(CLOCK_REG_BASE+0x4), 0x05);  
  158. /* CFG_VIDIC */
  159. STSYS_WriteRegDev32LE((void*)(0x20500010), 0x12);
  162. /* CS's code - Julia added to remove the pop sound after power ON the TV */
  163. STSYS_WriteRegDev32LE(CONFIG_CONTROL_D, (STSYS_ReadRegDev32LE(CONFIG_CONTROL_D) | 0x0000A000));
  164. STSYS_WriteRegDev32LE(CONFIG_CONTROL_D, (STSYS_ReadRegDev32LE(CONFIG_CONTROL_D) & 0xFFFF8FFF));
  166. /*TMTM added*/
  167. SET_FDMA_REG(0x45F0, 0x258); //TMTM holdoff time=2uS; = 5uS or 0x3E8 //0x532); //0x214);
  170. //write register over
  172.      ST_ErrorCode = KB_SECTIONSetup();
  173. if(ST_ErrorCode != ST_NO_ERROR)
  174. {
  175. Print("error init sections n");
  176. return RETFIAL1;
  177. }
  179. ST_ErrorCode = KB_BOOTSetup();
  180. if(ST_ErrorCode != ST_NO_ERROR)
  181. {
  182. Print("error init KB_BOOTSetup n");
  183. return RETFIAL1;
  184. }
  186.      ST_ErrorCode = ST_GetClockInfo(&ST_ClockInfo);
  187. if(ST_ErrorCode != ST_NO_ERROR)
  188. {
  189. Print("error init ST_GetClockInfo n");
  190. return RETFIAL1;
  191. }
  193. ST_ErrorCode = KB_PIOSetup();
  194. if(ST_ErrorCode != ST_NO_ERROR)
  195. {
  196. Print("error init KB_PIOSetup n");
  197. return RETFIAL1;
  198. }    
  199.     
  200. ST_ErrorCode = KB_UartSetup();
  201. if(ST_ErrorCode != ST_NO_ERROR)
  202. {
  203. Print("error init KB_UartSetup n");
  204. return RETFIAL1;
  205. }
  207. ST_ErrorCode = KB_TbxSetup();
  208. if(ST_ErrorCode != ST_NO_ERROR)
  209. {
  210. Print("error init KB_TbxSetup n");
  211. return RETFIAL1;
  212. }
  214. ST_ErrorCode = KB_EVTSetup();
  215. if(ST_ErrorCode != ST_NO_ERROR)
  216. {
  217. Print("error init KB_EVTSetup n");
  218. return RETFIAL1;
  219. }
  221. ST_ErrorCode = KB_I2CInit(KB_I2C_RATE_100K);
  222.      if (ST_ErrorCode != ST_NO_ERROR)
  223.      {
  224. Print("error init I2C_Setup n");
  225. }
  227.      ST_ErrorCode = KB_FDMASetup();
  228.      if (ST_ErrorCode != ST_NO_ERROR)
  229. {
  230. Print("error init KB_FDMASetup n");
  231. }
  233.      ST_ErrorCode = KB_AVMEMSetup();
  234.      if (ST_ErrorCode != ST_NO_ERROR)
  235. {
  236. Print("error init KB_AVMEMSetup n");
  237. }
  239. ST_ErrorCode = KB_CLKRVSetup();
  240.      if (ST_ErrorCode != ST_NO_ERROR)
  241. {
  242. Print("error init KB_CLKRVSetup n");
  243. return RETFIAL1;
  244. }
  245.     
  246. KB_DmxInit();
  247.     
  248. ST_ErrorCode = KB_DENCSetup( SERVICE_DISPLAY_PAL ); /*STDENC_MODE_PALBDGHI*/
  249. if (ST_ErrorCode != ST_NO_ERROR)
  250. {
  251. Print("error init KB_DENCSetup n");
  252. }
  253.   
  254. ST_ErrorCode = KB_VtgSetup( SERVICE_DISPLAY_PAL ); /*STVTG_TIMING_MODE_576I50000_13500*/
  255. if (ST_ErrorCode != ST_NO_ERROR)
  256. {
  257. Print("error init KB_VtgSetup n");
  258. }
  260.      ST_ErrorCode = KB_LayerSetup();
  261.      if (ST_ErrorCode != ST_NO_ERROR)
  262. {
  263. Print("error init KB_LayerSetup n");
  264. }
  266.     
  267.      ST_ErrorCode = KB_VoutSetup();
  268.      if (ST_ErrorCode != ST_NO_ERROR)
  269. {
  270. Print("error init KB_VoutSetup n");
  271. }
  273.     
  274.      ST_ErrorCode = KB_VmixSetup();
  275.      if (ST_ErrorCode != ST_NO_ERROR)
  276. {
  277. Print("error init KB_VmixSetup n");
  278. return RETFIAL1;
  279. }
  281.      nReturn = KB_AVInit();
  282.      if (nReturn != RETOK)
  283.      {
  284.          Print("error init J_Av n");
  285.          return RETFIAL1;
  286.      }
  287.     
  288.      if (KB_SysGPOResetInit() != RETOK)
  289.      {
  290.          Print("error init KB_SysGPOResetInit n");
  291. return RETFIAL1;
  292.      }
  294. return RETOK;
  295. }
  296. #else
  297. int KB_SysInit(void)
  298. {
  299. ST_ErrorCode_t ST_ErrorCode;
  300.     int nReturn;
  301.     U32 DEN_CFG3Val; /*Lynn: chroma luma delay*/
  303. /* System Pix clk setup0*/
  304. /* Enable video DAC in config control reg D */
  305. STSYS_WriteRegDev32LE(CONFIG_CONTROL_D, 0x00);
  306. STSYS_WriteRegDev32LE(0x2090017C, 0x00);
  308. /* CFG_VIDIC */
  309. STSYS_WriteRegDev32LE((void*)(0x20500010), 0x12);
  311. /* Enabling PCM pins of PIO port 2 */
  312. STSYS_WriteRegDev32LE(CONFIG_CONTROL_F, STSYS_ReadRegDev32LE(CONFIG_CONTROL_F)|0x00F00000);
  313. /* Configure TSIS for Serial mode */
  314.   //STSYS_WriteRegDev32LE(CONFIG_CONTROL_C, STSYS_ReadRegDev32LE(CONFIG_CONTROL_C)|0x28);
  315. /* Req for configuring I2C pio in ALT1 function */
  316. STSYS_WriteRegDev32LE(CONFIG_CONTROL_H, STSYS_ReadRegDev32LE(CONFIG_CONTROL_H)|0x0C000000);
  318.     ST_ErrorCode = KB_SECTIONSetup();
  319. if(ST_ErrorCode != ST_NO_ERROR)
  320. {
  321. Print("error init sections n");
  322. return RETFIAL1;
  323. }
  325. ST_ErrorCode = KB_BOOTSetup();
  326. if(ST_ErrorCode != ST_NO_ERROR)
  327. {
  328. Print("error init KB_BOOTSetup n");
  329. return RETFIAL1;
  330. }
  332.     ST_ErrorCode = ST_GetClockInfo(&ST_ClockInfo);
  333. if(ST_ErrorCode != ST_NO_ERROR)
  334. {
  335. Print("error init ST_GetClockInfo n");
  336. return RETFIAL1;
  337. }
  339. ST_ErrorCode = KB_PIOSetup();
  340. if(ST_ErrorCode != ST_NO_ERROR)
  341. {
  342. Print("error init KB_PIOSetup n");
  343. return RETFIAL1;
  344. }    
  345.     
  346. ST_ErrorCode = KB_UartSetup();
  347. if(ST_ErrorCode != ST_NO_ERROR)
  348. {
  349. Print("error init KB_UartSetup n");
  350. return RETFIAL1;
  351. }
  353. ST_ErrorCode = KB_TbxSetup();
  354. if(ST_ErrorCode != ST_NO_ERROR)
  355. {
  356. Print("error init KB_TbxSetup n");
  357. return RETFIAL1;
  358. }
  360. ST_ErrorCode = KB_EVTSetup();
  361. if(ST_ErrorCode != ST_NO_ERROR)
  362. {
  363. Print("error init KB_EVTSetup n");
  364. return RETFIAL1;
  365. }
  367. ST_ErrorCode = KB_I2CInit(KB_I2C_RATE_100K);
  368.     if (ST_ErrorCode != ST_NO_ERROR)
  369.     {
  370. Print("error init I2C_Setup n");
  371. //return RETFIAL1;
  372. }
  373. //Print("nHere");
  375.     ST_ErrorCode = KB_FDMASetup();
  376.     if (ST_ErrorCode != ST_NO_ERROR)
  377. {
  378. Print("error init KB_FDMASetup n");
  379. //return RETFIAL1;
  380. }
  382.     ST_ErrorCode = KB_AVMEMSetup();
  383.     if (ST_ErrorCode != ST_NO_ERROR)
  384. {
  385. Print("error init KB_AVMEMSetup n");
  386. //return RETFIAL1;
  387. }
  389. ST_ErrorCode = KB_CLKRVSetup();
  390.     if (ST_ErrorCode != ST_NO_ERROR)
  391. {
  392. Print("error init KB_CLKRVSetup n");
  393. return RETFIAL1;
  394. }
  395.     
  396.     #if 0
  397.     ST_ErrorCode = PTI_Setup( SERVICE_MODE_DVB );
  398.     if (ST_ErrorCode != ST_NO_ERROR)
  399. {
  400. Print("error init PTI_Setup n");
  401. //return RETFIAL1;
  402. }
  403.     #endif
  404.     
  405. KB_DmxInit();
  406.     
  407. ST_ErrorCode = KB_DENCSetup( SERVICE_DISPLAY_PAL ); /*STDENC_MODE_PALBDGHI*/
  408. if (ST_ErrorCode != ST_NO_ERROR)
  409. {
  410. Print("error init KB_DENCSetup n");
  411. //return RETFIAL1;
  412. }
  413.   
  414. ST_ErrorCode = KB_VtgSetup( SERVICE_DISPLAY_PAL ); /*STVTG_TIMING_MODE_576I50000_13500*/
  415. if (ST_ErrorCode != ST_NO_ERROR)
  416. {
  417. Print("error init KB_VtgSetup n");
  418. //return RETFIAL1;
  419. }
  421.     ST_ErrorCode = KB_LayerSetup();
  422.     if (ST_ErrorCode != ST_NO_ERROR)
  423. {
  424. Print("error init KB_LayerSetup n");
  425. //return RETFIAL1;
  426. }
  428.     #if 0
  429.     {
  430.         int nReturn;
  431.         
  432.         nReturn = KB_OSDInit();
  433.         Print("KB_OSDInit = %dn", nReturn);
  434.     }
  435.     #endif
  436.     
  437.     ST_ErrorCode = KB_VoutSetup();
  438.     if (ST_ErrorCode != ST_NO_ERROR)
  439. {
  440. Print("error init KB_VoutSetup n");
  441. //return RETFIAL1;
  442. }
  443. #if 0
  444.       ST_ErrorCode = OSD_Setup();
  445.       if (ST_ErrorCode != ST_NO_ERROR)
  446. {
  447. Print("error init OSD_Setup n");
  448. //return RETFIAL1;
  449. }
  450.   #endif    
  451.     
  452.     ST_ErrorCode = KB_VmixSetup();
  453.     if (ST_ErrorCode != ST_NO_ERROR)
  454. {
  455. Print("error init KB_VmixSetup n");
  456. return RETFIAL1;
  457. }
  459.     nReturn = KB_AVInit();
  460.     if (nReturn != RETOK)
  461.     {
  462.         Print("error init J_Av n");
  463.         return RETFIAL1;
  464.     }
  465.     
  466.     #if 0
  467.     ST_ErrorCode = KB_VbiSetup();
  468.     if (ST_ErrorCode != ST_NO_ERROR) 
  469.     {
  470.         Print("error init KB_VbiSetup n");
  471. return RETFIAL1;
  472.     }       
  473.     #endif       
  475.     if (KB_SysGPOResetInit() != RETOK)
  476.     {
  477.         Print("error init KB_SysGPOResetInit n");
  478. return RETFIAL1;
  479.     }
  481.     STTBX_Print(("n==============================================n"));
  482.     STTBX_Print((" OS20/ST-Lite: %sn", kernel_version()              ));
  483.     STTBX_Print(("    Processor: %sn", device_name(device_id())      ));
  484.     #if defined(UNIFIED_MEMORY)
  485.         STTBX_Print(("      Unified: Yesn"                               ));
  486.     #else
  487.         STTBX_Print(("      Unified: Non"                               ));
  488.     #endif
  489.     STTBX_Print(("    CPU Speed: %dn", ST_GetClockSpeed() ));
  491.     STTBX_Print(("    STPTI support: "));
  492.     #if defined(STPTI_DVB_SUPPORT)
  493.         STTBX_Print(("DVB "));
  494.     #endif
  495.     #if defined(STPTI_DTV_SUPPORT)
  496.         STTBX_Print(("DirecTV "));
  497.     #endif
  499.     #if !defined(STPTI_DTV_SUPPORT) &&  !defined(STPTI_DVB_SUPPORT)
  500.         STTBX_Print(("none "));
  501.     #endif
  503.     STTBX_Print(("n      Service: "));
  504.     #if defined(SERVICE_DVB)
  505.         STTBX_Print(("DVB "));
  506.     #endif
  508.     #if defined(SERVICE_DIRECTV)
  509.         STTBX_Print(("DirecTV "));
  510.     #endif
  512.     #if !defined(SERVICE_DVB) &&  !defined(SERVICE_DIRECTV)
  513.         STTBX_Print(("none "));
  514.     #endif
  516.     STTBX_Print(("n   Build Date: %s at %sn", __DATE__, __TIME__      ));
  517.     STTBX_Print(("==============================================nn"));
  519.     STTBX_Print(("==============================================nn"));
  521. /* Chroma delay */
  522. {
  523. UINT32 tmpValue;
  524. tmpValue = STSYS_ReadRegDev32LE((void*)DEN_CDEL_LFC);
  525. tmpValue = (tmpValue & 0x0F) | 0x50;
  526.      STSYS_WriteRegDev32LE((void*)DEN_CDEL_LFC, tmpValue);
  528.      STSYS_WriteRegDev32LE((void*)DEN_CFG3, 0x08 | STSYS_ReadRegDev32LE((void*)0x2090000c));
  529. }
  531. return RETOK;
  533. /* added by dts 2006-3-27, for adjust amplitude-frequency characteristic 
  534. ** 1. set WA_BLITTER_LUMA_CHROMA_DELAY = FALSE
  535. ** 2. Add the following code in correct position, otherwise the denc driver
  536. **    will reset the params to default.
  537. */
  538. #if 1
  539. /* DENC_CDFL_LFC */
  540. STSYS_WriteRegDev32LE((void*)0x20900144, 0x25);
  541. /* DENC_DAC6 */
  542.     STSYS_WriteRegDev32LE((void*)0x209001ac, 0x27);
  543. /* DENC_DACC */
  544.     STSYS_WriteRegDev32LE((void*)0x20900104, 0x61);
  545. /* DENC_LCOEF0 -- DENC_LCOEF9 */
  546.     STSYS_WriteRegDev32LE((void*)0x20900148, 0x23);
  547.     STSYS_WriteRegDev32LE((void*)0x2090014c, 0x81);
  548.     STSYS_WriteRegDev32LE((void*)0x20900150, 0xf7);
  549.     STSYS_WriteRegDev32LE((void*)0x20900154, 0xfe);
  550.     STSYS_WriteRegDev32LE((void*)0x20900158, 0x1e);
  551.     STSYS_WriteRegDev32LE((void*)0x2090015c, 0x05);
  552.     STSYS_WriteRegDev32LE((void*)0x20900160, 0xa3);
  553.     STSYS_WriteRegDev32LE((void*)0x20900164, 0xf9);
  554.     STSYS_WriteRegDev32LE((void*)0x20900168, 0x19);
  555.     STSYS_WriteRegDev32LE((void*)0x2090016c, 0x0e);
  556. #else
  558. #if 0
  559. DEN_CFG3Val = STSYS_ReadRegDev32LE((void*)DEN_CFG3);
  560. DEN_CFG3Val |= 0x08;
  561. STSYS_WriteRegDev32LE((void*)(DEN_CFG3), DEN_CFG3Val);
  562. STSYS_WriteRegDev32LE((void*)(DEN_CDEL_LFC), 0x32);  /*Test for Chroma_luma delay*/
  563. DEN_CFG3Val = STSYS_ReadRegDev32LE((void*)DEN_CDEL_LFC);
  564. #else
  566. /******leslie chua**********
  567. DEN_CFG3Val = STSYS_ReadRegDev32LE((void*)DEN_CDEL_LFC);
  568. DEN_CFG3Val |= 0x01;
  569. STSYS_WriteRegDev32LE((void*)(DEN_CDEL_LFC), DEN_CFG3Val);
  571. ********************************/
  572. #if 0 /**********FIR2C********/
  573. DEN_CFG3Val = STSYS_ReadRegDev32LE((void*)DEN_CDEL_LFC);
  575. STSYS_WriteRegDev32LE((void*)(DEN_CDEL_LFC), 0x35); /*Test for Chroma_luma delay*/
  577. DEN_CFG3Val = STSYS_ReadRegDev32LE((void*)DEN_CDEL_LFC);
  579. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF0), 0x23);  /*Test for Chroma_luma delay*/
  580. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF1), 0x81);  /*Test for Chroma_luma delay*/
  581. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF2), 0xF7);  /*Test for Chroma_luma delay*/
  582. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF3), 0xFE);  /*Test for Chroma_luma delay*/
  583. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF4), 0x1E);  /*Test for Chroma_luma delay*/
  584. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF5), 0x05);  /*Test for Chroma_luma delay*/
  585. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF6), 0xA4);  /*Test for Chroma_luma delay*/
  586. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF7), 0xF9);  /*Test for Chroma_luma delay*/
  587. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF8), 0x44);  /*Test for Chroma_luma delay*/
  588. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF9), 0x06);  /*Test for Chroma_luma delay*/
  590. #else  /*******FIR2E   leslie*********/
  591. DEN_CFG3Val = STSYS_ReadRegDev32LE((void*)DEN_CDEL_LFC);
  593. STSYS_WriteRegDev32LE((void*)(DEN_CDEL_LFC), 0x35); /*Test for Chroma_luma delay*/
  594. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF0), 0x3D);  /*Test for Chroma_luma delay*/
  595. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF1), 0xBC);  /*Test for Chroma_luma delay*/
  596. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF2), 0xF9);  /*Test for Chroma_luma delay*/
  597. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF3), 0xFF);  /*Test for Chroma_luma delay*/
  598. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF4), 0x23);  /*Test for Chroma_luma delay*/
  599. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF5), 0x05);  /*Test for Chroma_luma delay*/
  600. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF6), 0xA0);  /*Test for Chroma_luma delay*/
  601. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF7), 0xF1);  /*Test for Chroma_luma delay*/
  602. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF8), 0x47);  /*Test for Chroma_luma delay*/
  603. STSYS_WriteRegDev32LE((void*)(DEN_LFCOEF9), 0x1E);  /*Test for Chroma_luma delay*/
  605. STSYS_WriteRegDev32LE((void*)(DEN_DACC),  0x51);  /*Test for Chroma_luma delay*/
  606. #endif
  608. #endif
  610. #endif
  611.     
  612.     /* Chroma delay */
  613.     //STSYS_WriteRegDev32LE((void*)0x20900144, 0x52);
  614.     //STSYS_WriteRegDev32LE((void*)0x2090000c, 0x08 | STSYS_ReadRegDev32LE((void*)0x2090000c));
  615.     
  616. return RETOK;
  617. }
  618. #endif
  620. /* EOF */