开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > DSP编程 > 查看源码
uarthw_c55xx_mcbsp.c
资源名称：DSP-C6000-DM642DEMO.rar　[点击查看]
上传用户：dahaojd
上传日期：2008-01-29
资源大小：14357k
文件大小：13k
源码类别：

DSP编程

开发平台：

C/C++

uarthw_c55xx_mcbsp.c：源码内容
  1. /*
  2.  *  Copyright 2003 by Texas Instruments Incorporated.
  3.  *  All rights reserved. Property of Texas Instruments Incorporated.
  4.  *  Restricted rights to use, duplicate or disclose this code are
  5.  *  granted through contract.
  6.  *  
  7.  */
  8. /* "@(#) DDK 1.10.00.23 07-02-03 (ddk-b12)" */
  9. /*
  10.  *  ======== uarthw_c55xx_mcbsp.c ========
  11.  */
  12.  
  13. #include <std.h>
  15. #include <hwi.h>
  16. #include <iom.h>
  18. #include <csl_mcbsp.h>
  19. #include <csl_irq.h>
  20. #include <csl_dma.h>
  22. #include <uarthw_mcbsp.h>
  24. static Int setupDma(MdUns *rxBuf, MdUns *txBuf, UARTHW_MCBSP_Params *params);
  25. static Int setupMcbsp(UARTHW_MCBSP_Params *params);
  26. static void enable(MdUns *txBuf);
  27. static void rxIsr(void);
  28. static void txIsr(void);
  30. static MCBSP_Handle hMcbsp;
  31. static DMA_Handle hDmaRx;
  32. static DMA_Handle hDmaTx;  
  34. UARTHW_MCBSP_Params defaultParams = {
  35.     MCBSP_PORT0,        /* mcbspId */
  36.     DMA_CHA4,           /* dmaRxId */
  37.     DMA_CHA5,           /* dmaTxId */
  39.     200000000,          /* mcbspClkIn (200MHz)*/
  40.     115200,              /* baud rate */
  41.     {
  42.         {
  43.                 UARTHW_MCBSP_IER_MASK_DEFAULT,
  44.                 UARTHW_MCBSP_IER_MASK_DEFAULT
  45.         },
  46.         {
  47.                 UARTHW_MCBSP_IER_MASK_DEFAULT,
  48.                 UARTHW_MCBSP_IER_MASK_DEFAULT
  49.         }
  50.     }
  51. };
  53. /*
  54.  *  ======== UARTHW_MCBSP_start ========
  55.  */
  56. Int UARTHW_MCBSP_start(MdUns *rxBuf, MdUns *txBuf, 
  57.                         UARTHW_MCBSP_Params *params)
  58. {
  59.     Int status;
  60.     Int rxId, txId;
  61.     HWI_Attrs hwiAttrs;
  63.     if (params == NULL) {
  64.         params = &defaultParams;
  65.     }
  67.     status = setupMcbsp(params);
  68.     if (status < 0) {
  69.        return (status);
  70.     }
  72.     status = setupDma(rxBuf, txBuf, params);
  73.     if (status < 0) {
  74.        return (status);
  75.     }
  77.     /* Obtain Interrupt IDs for Tx and Rx DMAs */
  78.     rxId = DMA_getEventId(hDmaRx);
  79.     txId = DMA_getEventId(hDmaTx);
  81.     /* plug in the ISR */
  82.     hwiAttrs.ier0mask = params->intrMask.rxIerMask[0];
  83.     hwiAttrs.ier1mask = params->intrMask.rxIerMask[1];
  84.     hwiAttrs.arg = NULL;
  85.     HWI_dispatchPlug(rxId, (Fxn)rxIsr, &hwiAttrs);
  86.     hwiAttrs.ier0mask = params->intrMask.txIerMask[0];
  87.     hwiAttrs.ier1mask = params->intrMask.txIerMask[1];
  88.     HWI_dispatchPlug(txId, (Fxn)txIsr, &hwiAttrs);
  90.     IRQ_enable(rxId);
  91.     IRQ_enable(txId);
  93.     enable(txBuf);
  95.     return (IOM_COMPLETED);
  96. }
  98. /*
  99.  *      ======== setupDma =======
  100.  */
  102. static Int setupDma(MdUns *rxBuf, MdUns *txBuf, UARTHW_MCBSP_Params *params)
  103. {
  104.     Uns dmaTxSynEvt, dmaRxSynEvt;
  105.     Uint32 dmaTxDest, dmaRxSrc;
  106.     LgUns tempAdd;
  107.     
  108.     DMA_Config dmaTxCfg;                /* Tx Config Structure */
  109.     DMA_Config dmaRxCfg;                /* Rx Config Structure */
  110.     
  111.     DMA_FSET(DMAGCR,FREE,0);
  113.     hDmaRx = DMA_open(params->dmaRxId,DMA_OPEN_RESET);
  114.     hDmaTx = DMA_open(params->dmaTxId,DMA_OPEN_RESET);
  116.     
  117.     //Initialize structures
  118.     DMA_getConfig(hDmaRx, &dmaRxCfg);
  119.     DMA_getConfig(hDmaTx, &dmaTxCfg);
  121.     
  122.     //Tx Side DMA specific configuration
  123.     dmaTxCfg.dmacsdp = 
  124.         DMA_FMK(DMACSDP,DST,DMA_DMACSDP_DST_PERIPH)             |
  125.         DMA_FMK(DMACSDP,SRC,DMA_DMACSDP_SRC_DARAM)              |
  126.         DMA_FMK(DMACSDP,DATATYPE,DMA_DMACSDP_DATATYPE_16BIT)    ;
  127.         
  128.     dmaTxCfg.dmaccr = 
  129.         DMA_FMK(DMACCR,DSTAMODE,DMA_DMACCR_DSTAMODE_CONST)      |
  130.         DMA_FMK(DMACCR,SRCAMODE,DMA_DMACCR_SRCAMODE_POSTINC)    |
  131.         DMA_FMK(DMACCR,ENDPROG,DMA_DMACCR_ENDPROG_OFF)          |
  132.         DMA_FMK(DMACCR,REPEAT,DMA_DMACCR_REPEAT_ON)             |
  133.         DMA_FMK(DMACCR,AUTOINIT,DMA_DMACCR_AUTOINIT_ON)         |
  134.         DMA_FMK(DMACCR,EN,DMA_DMACCR_EN_STOP)                   |
  135.         DMA_FMK(DMACCR,PRIO,DMA_DMACCR_PRIO_HI)                 |
  136.         DMA_FMK(DMACCR,FS,DMA_DMACCR_FS_DISABLE)                ;
  138.                 
  139.     dmaTxCfg.dmacicr =
  140.         DMA_FMK(DMACICR,HALFIE,DMA_DMACICR_HALFIE_ON)           |
  141.         DMA_FMK(DMACICR,FRAMEIE,DMA_DMACICR_FRAMEIE_ON)         ;
  144.     dmaTxCfg.dmacfi = 0x0000;
  145.     dmaTxCfg.dmacei = 0x0000;
  146.     dmaTxCfg.dmacen = 2 * UARTHW_MCBSP_TxPKTBITS;
  147.     dmaTxCfg.dmacfn = 1;
  148.     
  149.     
  150.     /* Rx Side DMA specific configuration */
  151.     dmaRxCfg.dmacsdp = 
  152.         DMA_FMK(DMACSDP,DST,DMA_DMACSDP_DST_DARAM)              |
  153.         DMA_FMK(DMACSDP,SRC,DMA_DMACSDP_SRC_PERIPH)             |
  154.         DMA_FMK(DMACSDP,DATATYPE,DMA_DMACSDP_DATATYPE_16BIT)    ;
  155.         
  156.     dmaRxCfg.dmaccr = 
  157.         DMA_FMK(DMACCR,DSTAMODE,DMA_DMACCR_DSTAMODE_POSTINC)    |
  158.         DMA_FMK(DMACCR,SRCAMODE,DMA_DMACCR_SRCAMODE_CONST)      |       
  159.         DMA_FMK(DMACCR,ENDPROG,DMA_DMACCR_ENDPROG_OFF)          |
  160.         DMA_FMK(DMACCR,REPEAT,DMA_DMACCR_REPEAT_ON)             |
  161.         DMA_FMK(DMACCR,AUTOINIT,DMA_DMACCR_AUTOINIT_ON)         |
  162.         DMA_FMK(DMACCR,EN,DMA_DMACCR_EN_STOP)                   |
  163.         DMA_FMK(DMACCR,PRIO,DMA_DMACCR_PRIO_HI)                 |
  164.         DMA_FMK(DMACCR,FS,DMA_DMACCR_FS_DISABLE)                ;
  165.                 
  166.     dmaRxCfg.dmacicr = 
  167.         DMA_FMK(DMACICR,HALFIE,DMA_DMACICR_HALFIE_ON)           |
  168.         DMA_FMK(DMACICR,FRAMEIE,DMA_DMACICR_FRAMEIE_ON)         ;
  170.     
  171.     dmaRxCfg.dmacfi = 0x0;
  172.     dmaRxCfg.dmacei = 0x0;
  173.     dmaRxCfg.dmacen = 2 * UARTHW_MCBSP_RxPKTBITS;
  174.     dmaRxCfg.dmacfn = 1;
  175.     
  176.     
  177.     //Check to see which MCBSP port is being used
  178.     if (params->mcbspId == MCBSP_PORT2) {
  179.         dmaRxSynEvt = DMA_DMACCR_SYNC_REVT2;
  180.         dmaTxSynEvt = DMA_DMACCR_SYNC_XEVT2;
  181.         dmaTxDest = MCBSP_ADDR(DXR12) << 1;
  182.         dmaRxSrc  = MCBSP_ADDR(DRR12) << 1;
  183.     }
  184.     else if (params->mcbspId == MCBSP_PORT1) {
  185.         dmaRxSynEvt = DMA_DMACCR_SYNC_REVT1;
  186.         dmaTxSynEvt = DMA_DMACCR_SYNC_XEVT1;
  187.         dmaTxDest = MCBSP_ADDR(DXR11) << 1;
  188.         dmaRxSrc  = MCBSP_ADDR(DRR11) << 1;
  189.     }
  190.     else {
  191.         dmaRxSynEvt = DMA_DMACCR_SYNC_REVT0;
  192.         dmaTxSynEvt = DMA_DMACCR_SYNC_XEVT0;
  193.         dmaTxDest = MCBSP_ADDR(DXR10) << 1;
  194.         dmaRxSrc  = MCBSP_ADDR(DRR10) << 1;
  195.     }
  196.     
  197.     
  198.     if (hDmaTx == INV || hDmaRx == INV) {
  199.         return (IOM_EBADIO);
  200.     }
  201.     
  202.     /* Setup Tx Side addresses based on MCBSP port */
  203.     dmaTxCfg.dmacdsal = (DMA_AdrPtr)(dmaTxDest & 0xFFFF);
  204.     dmaTxCfg.dmacdsau = ((dmaTxDest >> 15) & 0xFFFF);
  205.         
  206.     /* Need '<< 1' for byte addressing */
  207.     tempAdd = (LgUns)(&txBuf[0]) << 1;
  209.     dmaTxCfg.dmacssal = (DMA_AdrPtr)(tempAdd & 0xFFFF);
  210.     dmaTxCfg.dmacssau = ((tempAdd >> 15) & 0xFFFF);
  211.     
  212.     dmaTxCfg.dmaccr |=
  213.         DMA_FMK(DMACCR,SYNC,dmaTxSynEvt);
  214.         
  215.     DMA_config(hDmaTx,&dmaTxCfg);
  216.     
  217.     /* Setup Rx Side addresses based on MCBSP port */
  218.     dmaRxCfg.dmacssal = (DMA_AdrPtr)(dmaRxSrc & 0xFFFF);
  219.     dmaRxCfg.dmacssau = ((dmaRxSrc >> 15) & 0xFFFF);
  220.         
  221.     /* Need '<< 1' for byte addressing */
  222.     tempAdd = (LgUns)(&rxBuf[0]) << 1;
  224.     dmaRxCfg.dmacdsal = (DMA_AdrPtr)(tempAdd & 0xFFFF);
  225.     dmaRxCfg.dmacdsau = ((tempAdd >> 15) & 0xFFFF);
  226.     
  227.     dmaRxCfg.dmaccr |=
  228.         DMA_FMK(DMACCR,SYNC,dmaRxSynEvt);
  229.     
  230.     DMA_config(hDmaRx,&dmaRxCfg);
  231.     
  232.     
  233.     /* Configure DMA to be free running */
  234.     DMA_FSET(DMAGCR,FREE,1);
  235.     
  236.     return(IOM_COMPLETED);    
  237. }
  239. /*
  240.  *  ======== setupMcbsp ========
  241.  *  This function is used to setup the McBSP port chosen with the initial
  242.  *  settings based on parity, stopbits, databits,baudrates chosen.
  243.  */
  245. static Int setupMcbsp(UARTHW_MCBSP_Params *params)
  246. {
  247.     Uns          clkdv;
  248.     MCBSP_Config mcbspCfg;                      /*MCBSP Config Structure*/
  250.     hMcbsp  = MCBSP_open(params->mcbspId, MCBSP_OPEN_RESET);
  252.     if (hMcbsp == INV) {
  253.         return (IOM_EBADIO);
  254.     }
  256.     /* Initialize MCBSP Structure */
  257.     MCBSP_getConfig(hMcbsp, &mcbspCfg);
  259.     /* Setup MCBSP Regs */
  260.     mcbspCfg.pcr = 
  261.         MCBSP_FMK(PCR,XIOEN,MCBSP_PCR_XIOEN_SP)                         |
  262.         MCBSP_FMK(PCR,RIOEN,MCBSP_PCR_RIOEN_SP)                         |
  263.         MCBSP_FMK(PCR,FSXM,MCBSP_PCR_FSXM_INTERNAL)                     | 
  264.         MCBSP_FMK(PCR,FSRM,MCBSP_PCR_FSRM_EXTERNAL)                     | 
  265.         MCBSP_FMK(PCR,CLKXM,MCBSP_PCR_CLKXM_OUTPUT)                     |
  266.         MCBSP_FMK(PCR,CLKRM,MCBSP_PCR_CLKRM_OUTPUT)                     |
  267.         MCBSP_FMK(PCR,DXSTAT,MCBSP_PCR_DXSTAT_0)                        |
  268.         MCBSP_FMK(PCR,FSXP,MCBSP_PCR_FSXP_ACTIVELOW)                    |
  269.         MCBSP_FMK(PCR,FSRP,MCBSP_PCR_FSRP_ACTIVELOW)                    | 
  270.         MCBSP_FMK(PCR,CLKXP,MCBSP_PCR_CLKXP_RISING)                     |
  271.         MCBSP_FMK(PCR,CLKRP,MCBSP_PCR_CLKRP_FALLING)                    ;
  273.     /*
  274.      * Here we compute the bit rate of the McBSP.  Each UART bit is
  275.      * represented by 16 McBSP bits.
  276.      */
  277.     clkdv = (Uns)(params->mcbspClkIn / (params->baud * 16));
  279.     /* clkdv is max 8-bits long, so make sure we didn't overflow ... */
  280.     if (clkdv > 0xff) {
  281.         return (IOM_EBADARGS);
  282.     }
  284.     mcbspCfg.srgr1 = 
  285.         MCBSP_FMK(SRGR1,CLKGDV,MCBSP_SRGR1_CLKGDV_OF(clkdv))    |       
  286.         MCBSP_FMK(SRGR1,FWID,MCBSP_SRGR1_FWID_OF(0))                    ;
  288.     mcbspCfg.srgr2 = 
  289.         MCBSP_FMK(SRGR2,GSYNC,MCBSP_SRGR2_GSYNC_FREE)                   |
  290.         MCBSP_FMK(SRGR2,CLKSP,MCBSP_SRGR2_CLKSP_RISING)                 |
  291.         MCBSP_FMK(SRGR2,CLKSM,MCBSP_SRGR2_CLKSM_INTERNAL)               |
  292.         MCBSP_FMK(SRGR2,FSGM,MCBSP_SRGR2_FSGM_DXR2XSR)                  ;
  294.         
  295.     //Want DUAL Phase to account for Half stop bits
  296.     mcbspCfg.xcr1 =
  297.         MCBSP_FMK(XCR1,XFRLEN1,MCBSP_XCR1_XFRLEN1_OF(8))                |
  298.         MCBSP_FMK(XCR1,XWDLEN1,MCBSP_XCR1_XWDLEN1_16BIT)                ;
  300.     mcbspCfg.xcr2 =
  301.         MCBSP_FMK(XCR2,XPHASE,MCBSP_XCR2_XPHASE_DUAL)                   |
  302.         MCBSP_FMK(XCR2,XFRLEN2,MCBSP_XCR2_XFRLEN2_OF(1))                |
  303.         MCBSP_FMK(XCR2,XWDLEN2,MCBSP_XCR2_XWDLEN2_8BIT)                 |
  304.         MCBSP_FMK(XCR2,XCOMPAND,MCBSP_XCR2_XCOMPAND_MSB)                |
  305.         MCBSP_FMK(XCR2,XFIG,MCBSP_XCR2_XFIG_NO)                         |
  306.         MCBSP_FMK(XCR2,XDATDLY,MCBSP_XCR2_XDATDLY_0BIT)                 ;
  308.     mcbspCfg.rcr1 =
  309.         MCBSP_FMK(RCR1,RFRLEN1,MCBSP_RCR1_RFRLEN1_OF(8))                |
  310.         MCBSP_FMK(RCR1,RWDLEN1,MCBSP_RCR1_RWDLEN1_16BIT)                ;
  312.     mcbspCfg.rcr2 =
  313.         MCBSP_FMK(RCR2,RPHASE,MCBSP_RCR2_RPHASE_DUAL)                   |
  314.         MCBSP_FMK(RCR2,RFRLEN2,MCBSP_RCR2_RFRLEN2_OF(0))                |
  315.         MCBSP_FMK(RCR2,RWDLEN2,MCBSP_RCR2_RWDLEN2_8BIT)                 |
  316.         MCBSP_FMK(RCR2,RCOMPAND,MCBSP_RCR2_RCOMPAND_MSB)                |
  317.         MCBSP_FMK(RCR2,RFIG,MCBSP_RCR2_RFIG_NO)                         |
  318.         MCBSP_FMK(RCR2,RDATDLY,MCBSP_RCR2_RDATDLY_1BIT)                 ;
  320.     mcbspCfg.spcr1 =
  321.         MCBSP_FMK(SPCR1,DLB,MCBSP_SPCR1_DLB_OFF)                        |
  322.         MCBSP_FMK(SPCR1,RJUST,MCBSP_SPCR1_RJUST_RZF)                    |
  323.         MCBSP_FMK(SPCR1,CLKSTP,MCBSP_SPCR1_CLKSTP_DISABLE)              |
  324.         MCBSP_FMK(SPCR1,DXENA,MCBSP_SPCR1_DEFAULT)                      |
  325.         MCBSP_FMK(SPCR1,RINTM,MCBSP_SPCR1_RINTM_RRDY)                   |
  326.         MCBSP_FMK(SPCR1,RRST,MCBSP_SPCR1_RRST_DISABLE)                  ;
  328.     mcbspCfg.spcr2 =
  329.         MCBSP_FMK(SPCR2,FREE,MCBSP_SPCR2_FREE_NO)                       |
  330.         MCBSP_FMK(SPCR2,SOFT,MCBSP_SPCR2_SOFT_YES)                      |
  331.         MCBSP_FMK(SPCR2,FRST,MCBSP_SPCR2_DEFAULT)                       |
  332.         MCBSP_FMK(SPCR2,GRST,MCBSP_SPCR2_DEFAULT)                       |
  333.         MCBSP_FMK(SPCR2,XINTM, MCBSP_SPCR2_XINTM_XRDY)                  |
  334.         MCBSP_FMK(SPCR2,XSYNCERR,MCBSP_SPCR2_XSYNCERR_NO)               ;
  335.         
  336.     /* Assign structure to handle */
  337.     MCBSP_config(hMcbsp, &mcbspCfg);
  339.     return (IOM_COMPLETED);
  340. }
  342. /*
  343.  *  ======== enable ========
  344.  *  This function is used to enable the McBSP and start DMA
  345.  */
  346. static void enable(MdUns *txBuf)
  347. {
  348.     /* Start transmit and receive DMA channels */
  349.     DMA_start(hDmaTx);
  350.     DMA_start(hDmaRx);
  351.         
  352.     /* Start the MCBSP and Sample Rate Generator */
  353.     MCBSP_start(hMcbsp, MCBSP_SRGR_START, 0xFFFF);
  354.     
  355.     /* Take MCBSP receive and transmit out of reset */
  356.     MCBSP_start(hMcbsp, MCBSP_XMIT_START | MCBSP_RCV_START, 0xFFFF);
  357. }
  359. /*
  360.  *  ======== rxIsr ========
  361.  *  This function will clear the DMA CSR and call the upper layer ISR
  362.  */
  363. static void rxIsr(void)
  364. {
  365.     volatile Uns temp;
  366.      
  367.     temp = DMA_RGETH(hDmaRx, DMACSR);   /* DMA_RGET clears interrupt flag */
  369.     UARTHW_MCBSP_dmaRxIsr();            /* Calling the upper layer ISR */
  370. }
  372. /*
  373.  *  ======== txIsr ========
  374.  *  This function will clear the DMA CSR and call the upper layer ISR
  375.  */
  376. static void txIsr(void)
  377. {
  378.     volatile Uns temp;
  379.      
  380.     temp = DMA_RGETH(hDmaTx, DMACSR);   /* DMA_RGET clears interrupt flag*/
  382.     UARTHW_MCBSP_dmaTxIsr();            /* Calling the upper layer ISR */
  383. }