开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > uCOS > 查看源码
2440slib.s
资源名称：mini2440_uCos2_ucgui.rar　[点击查看]
上传用户：zbk8730
上传日期：2017-08-10
资源大小：12168k
文件大小：7k
源码类别：

uCOS

开发平台：

C/C++

2440slib.s：源码内容
  1. ;=====================================================================
  2. ; File Name : 2440slib.s
  3. ; Function  : S3C2440  (Assembly)
  4. ; Date      : March 09, 2002
  5. ; Revision : Programming start (February 26,2002) -> SOP
  6. ; Revision : 03.11.2003 ver 0.0 Attatched for 2440
  7. ;=====================================================================
  9. ;Interrupt, FIQ/IRQ disable
  10. NOINT  EQU 0xc0    ; 1100 0000
  12. ;Check if tasm.exe(armasm -16 ...@ADS 1.0) is used.
  13.    GBLL    THUMBCODE
  14.    [ {CONFIG} = 16
  15. THUMBCODE SETL  {TRUE}
  16.  CODE32
  17.    |
  18. THUMBCODE SETL  {FALSE}
  19.    ]
  21.    MACRO
  22.      MOV_PC_LR
  23.      [ THUMBCODE
  24.        bx lr
  25.      |
  26.        mov pc,lr
  27.      ]
  28.    MEND
  30.    AREA |C$$code|, CODE, READONLY
  32. ;========================================
  33. ;Workaround of problem between LCD and Framebuffer
  34. ;========================================
  35. EXPORT SDRAMtest
  36. SDRAMtest
  37.      ldr r0,=0x31000000
  38.     ldr r1,=0x80000
  39.     mov r2,#0xf000000f
  40. LB2  str r2,[r0],#4
  41. str r2,[r0],#4
  42.     subs r1,r1,#4
  43.     bne LB2
  44.     mov pc,lr
  45.    
  47. ;==============
  48. ; CPSR I,F bit
  49. ;==============
  50. ;int SET_IF(void);
  51. ;The return value is current CPSR.
  52. EXPORT SET_IF
  53. SET_IF
  54.     ;This function works only if the processor is in previliged mode.
  55.    mrs r0,cpsr
  56.    mov r1,r0
  57.    orr r1,r1,#NOINT
  58.    msr cpsr_cxsf,r1
  59.    MOV_PC_LR
  61. ;void WR_IF(int cpsrValue);
  62.    EXPORT WR_IF
  63. WR_IF
  64.     ;This function works only if the processor is in previliged mode.
  65.    msr cpsr_cxsf,r0
  66.    MOV_PC_LR
  69. ;void CLR_IF(void);
  70.    EXPORT  CLR_IF
  71. CLR_IF
  72.     ;This function works only if the processor is in previliged mode.
  73.    mrs r0,cpsr
  74.    bic r0,r0,#NOINT
  75.    msr cpsr_cxsf,r0
  76.    MOV_PC_LR
  78. ;====================================
  79. ; MMU Cache/TLB/etc on/off functions
  80. ;====================================
  81. R1_I EQU (1<<12)
  82. R1_C EQU (1<<2)
  83. R1_A EQU (1<<1)
  84. R1_M    EQU (1)
  85. R1_iA EQU (1<<31)
  86. R1_nF   EQU (1<<30)
  88. ;void MMU_EnableICache(void)
  89.    EXPORT MMU_EnableICache
  90. MMU_EnableICache
  91.    mrc p15,0,r0,c1,c0,0
  92.    orr r0,r0,#R1_I
  93.    mcr p15,0,r0,c1,c0,0
  94.    MOV_PC_LR
  96. ;void MMU_DisableICache(void)
  97.    EXPORT MMU_DisableICache
  98. MMU_DisableICache
  99.    mrc p15,0,r0,c1,c0,0
  100.    bic r0,r0,#R1_I
  101.    mcr p15,0,r0,c1,c0,0
  102.    MOV_PC_LR
  104. ;void MMU_EnableDCache(void)
  105.    EXPORT MMU_EnableDCache
  106. MMU_EnableDCache
  107.    mrc p15,0,r0,c1,c0,0
  108.    orr r0,r0,#R1_C
  109.    mcr p15,0,r0,c1,c0,0
  110.    MOV_PC_LR
  112. ;void MMU_DisableDCache(void)
  113.    EXPORT MMU_DisableDCache
  114. MMU_DisableDCache
  115.    mrc p15,0,r0,c1,c0,0
  116.    bic r0,r0,#R1_C
  117.    mcr p15,0,r0,c1,c0,0
  118.    MOV_PC_LR
  120. ;void MMU_EnableAlignFault(void)
  121.    EXPORT MMU_EnableAlignFault
  122. MMU_EnableAlignFault
  123.    mrc p15,0,r0,c1,c0,0
  124.    orr r0,r0,#R1_A
  125.    mcr p15,0,r0,c1,c0,0
  126.    MOV_PC_LR
  128. ;void MMU_DisableAlignFault(void)
  129.    EXPORT MMU_DisableAlignFault
  130. MMU_DisableAlignFault
  131.    mrc p15,0,r0,c1,c0,0
  132.    bic r0,r0,#R1_A
  133.    mcr p15,0,r0,c1,c0,0
  134.    MOV_PC_LR
  136. ;void MMU_EnableMMU(void)
  137.    EXPORT MMU_EnableMMU
  138. MMU_EnableMMU
  139.    mrc p15,0,r0,c1,c0,0
  140.    orr r0,r0,#R1_M
  141.    mcr p15,0,r0,c1,c0,0
  142.    MOV_PC_LR
  144. ;void MMU_DisableMMU(void)
  145.    EXPORT MMU_DisableMMU
  146. MMU_DisableMMU
  147.    mrc p15,0,r0,c1,c0,0
  148.    bic r0,r0,#R1_M
  149.    mcr p15,0,r0,c1,c0,0
  150.    MOV_PC_LR
  152. ;void MMU_SetFastBusMode(void)
  153. ; FCLK:HCLK= 1:1
  154.   EXPORT MMU_SetFastBusMode
  155. MMU_SetFastBusMode
  156.    mrc p15,0,r0,c1,c0,0
  157.    bic r0,r0,#R1_iA:OR:R1_nF
  158.    mcr p15,0,r0,c1,c0,0
  159.    MOV_PC_LR
  161. ;void MMU_SetAsyncBusMode(void)
  162. ; FCLK:HCLK= 1:2
  163.    EXPORT MMU_SetAsyncBusMode
  164. MMU_SetAsyncBusMode
  165.    mrc p15,0,r0,c1,c0,0
  166.    orr r0,r0,#R1_nF:OR:R1_iA
  167.    mcr p15,0,r0,c1,c0,0
  168.    MOV_PC_LR
  170. ;=========================
  171. ; Set TTBase
  172. ;=========================
  173. ;void MMU_SetTTBase(int base)
  174.    EXPORT MMU_SetTTBase
  175. MMU_SetTTBase
  176.    ;ro=TTBase
  177.    mcr p15,0,r0,c2,c0,0
  178.    MOV_PC_LR
  180. ;=========================
  181. ; Set Domain
  182. ;=========================
  183. ;void MMU_SetDomain(int domain)
  184.    EXPORT MMU_SetDomain
  185. MMU_SetDomain
  186.    ;ro=domain
  187.    mcr p15,0,r0,c3,c0,0
  188.    MOV_PC_LR
  190. ;=========================
  191. ; ICache/DCache functions
  192. ;=========================
  193. ;void MMU_InvalidateIDCache(void)
  194.    EXPORT MMU_InvalidateIDCache
  195. MMU_InvalidateIDCache
  196.    mcr p15,0,r0,c7,c7,0
  197.    MOV_PC_LR
  199. ;void MMU_InvalidateICache(void)
  200.    EXPORT MMU_InvalidateICache
  201. MMU_InvalidateICache
  202.    mcr p15,0,r0,c7,c5,0
  203.    MOV_PC_LR
  205. ;void MMU_InvalidateICacheMVA(U32 mva)
  206.    EXPORT MMU_InvalidateICacheMVA
  207. MMU_InvalidateICacheMVA
  208.    ;r0=mva
  209.    mcr p15,0,r0,c7,c5,1
  210.    MOV_PC_LR
  212. ;void MMU_PrefetchICacheMVA(U32 mva)
  213.    EXPORT MMU_PrefetchICacheMVA
  214. MMU_PrefetchICacheMVA
  215.    ;r0=mva
  216.    mcr p15,0,r0,c7,c13,1
  217.    MOV_PC_LR
  219. ;void MMU_InvalidateDCache(void)
  220.    EXPORT MMU_InvalidateDCache
  221. MMU_InvalidateDCache
  222.    mcr p15,0,r0,c7,c6,0
  223.    MOV_PC_LR
  225. ;void MMU_InvalidateDCacheMVA(U32 mva)
  226.    EXPORT MMU_InvalidateDCacheMVA
  227. MMU_InvalidateDCacheMVA
  228.    ;r0=mva
  229.    mcr p15,0,r0,c7,c6,1
  230.    MOV_PC_LR
  232. ;void MMU_CleanDCacheMVA(U32 mva)
  233.    EXPORT MMU_CleanDCacheMVA
  234. MMU_CleanDCacheMVA
  235.    ;r0=mva
  236.    mcr p15,0,r0,c7,c10,1
  237.    MOV_PC_LR
  239. ;void MMU_CleanInvalidateDCacheMVA(U32 mva)
  240.    EXPORT MMU_CleanInvalidateDCacheMVA
  241. MMU_CleanInvalidateDCacheMVA
  242.    ;r0=mva
  243.    mcr p15,0,r0,c7,c14,1
  244.    MOV_PC_LR
  246. ;void MMU_CleanDCacheIndex(U32 index)
  247.    EXPORT MMU_CleanDCacheIndex
  248. MMU_CleanDCacheIndex
  249.    ;r0=index
  250.    mcr p15,0,r0,c7,c10,2
  251.    MOV_PC_LR
  253. ;void MMU_CleanInvalidateDCacheIndex(U32 index)
  254.    EXPORT MMU_CleanInvalidateDCacheIndex
  255. MMU_CleanInvalidateDCacheIndex
  256.    ;r0=index
  257.    mcr p15,0,r0,c7,c14,2
  258.    MOV_PC_LR
  260. ;void MMU_WaitForInterrupt(void)
  261.    EXPORT MMU_WaitForInterrupt
  262. MMU_WaitForInterrupt
  263.    mcr p15,0,r0,c7,c0,4
  264.    MOV_PC_LR
  266. ;===============
  267. ; TLB functions
  268. ;===============
  269. ;voic MMU_InvalidateTLB(void)
  270.    EXPORT MMU_InvalidateTLB
  271. MMU_InvalidateTLB
  272.    mcr p15,0,r0,c8,c7,0
  273.    MOV_PC_LR
  275. ;void MMU_InvalidateITLB(void)
  276.    EXPORT MMU_InvalidateITLB
  277. MMU_InvalidateITLB
  278.    mcr p15,0,r0,c8,c5,0
  279.    MOV_PC_LR
  281. ;void MMU_InvalidateITLBMVA(U32 mva)
  282.    EXPORT MMU_InvalidateITLBMVA
  283. MMU_InvalidateITLBMVA
  284.    ;ro=mva
  285.    mcr p15,0,r0,c8,c5,1
  286.    MOV_PC_LR
  288. ;void MMU_InvalidateDTLB(void)
  289. EXPORT MMU_InvalidateDTLB
  290. MMU_InvalidateDTLB
  291. mcr p15,0,r0,c8,c6,0
  292. MOV_PC_LR
  294. ;void MMU_InvalidateDTLBMVA(U32 mva)
  295. EXPORT MMU_InvalidateDTLBMVA
  296. MMU_InvalidateDTLBMVA
  297. ;r0=mva
  298. mcr p15,0,r0,c8,c6,1
  299. MOV_PC_LR
  301. ;=================
  302. ; Cache lock down
  303. ;=================
  304. ;void MMU_SetDCacheLockdownBase(U32 base)
  305.    EXPORT MMU_SetDCacheLockdownBase
  306. MMU_SetDCacheLockdownBase
  307.    ;r0= victim & lockdown base
  308.    mcr p15,0,r0,c9,c0,0
  309.    MOV_PC_LR
  311. ;void MMU_SetICacheLockdownBase(U32 base)
  312.    EXPORT MMU_SetICacheLockdownBase
  313. MMU_SetICacheLockdownBase
  314.    ;r0= victim & lockdown base
  315.    mcr p15,0,r0,c9,c0,1
  316.    MOV_PC_LR
  318. ;=================
  319. ; TLB lock down
  320. ;=================
  321. ;void MMU_SetDTLBLockdown(U32 baseVictim)
  322.    EXPORT MMU_SetDTLBLockdown
  323. MMU_SetDTLBLockdown
  324.    ;r0= baseVictim
  325.    mcr p15,0,r0,c10,c0,0
  326.    MOV_PC_LR
  328. ;void MMU_SetITLBLockdown(U32 baseVictim)
  329.    EXPORT MMU_SetITLBLockdown
  330. MMU_SetITLBLockdown
  331.    ;r0= baseVictim
  332.    mcr p15,0,r0,c10,c0,1
  333.    MOV_PC_LR
  335. ;============
  336. ; Process ID
  337. ;============
  338. ;void MMU_SetProcessId(U32 pid)
  339.    EXPORT MMU_SetProcessId
  340. MMU_SetProcessId
  341.    ;r0= pid
  342.    mcr p15,0,r0,c13,c0,0
  343.    MOV_PC_LR
  345.    END