开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
target.nr
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：23k
源码类别：

VxWorks

开发平台：

C/C++

target.nr：源码内容
  1. '" t
  2. .so wrs.an
  3. ." ixdp425/target.nr - target-specific documentation
  4. ."
  5. ." Copyright 2002 Wind River Systems, Inc.
  6. ."
  7. ." modification history
  8. ." --------------------
  9. ." 01a,14nov02,jb3  SPR 84009
  10. ." 01a,29oct02,jb  Add note that polled mode is not supported
  11. ." 01a,25oct02,jb  Misc changes
  12. ." 01a,23oct02,jb  Updating to explicity document dependencies on CSR library
  13. ." 01a,07oct02,jb  Adding to Flash burn instructions
  14. ." 01a,18sep02,jb  Adding instructions for setting MAC and IP addresses in
  15. ."                  eeprom
  16. ." 01a,15aug02,jb  Updating for Beta release
  17. ." 01a,30jul02,jb  Updating for Alpha release
  18. ." 01a,26jun02,jb  Fixing flash name
  19. ." 01d,25jun02,jb  Continue modification to ixdp425
  20. ." 01c,16Apr02,dh Initial version for the IXDP425 board
  21. ." 01b,21MAR02,dh added information relating to base board for IXP425
  22. ." 01a,12Oct01,pjb created, derived from integrator940t
  23. ."
  24. .TH IXDP425 Reference T "Intel IXDP425" "Rev: 21 Mar 02" "TORNADO REFERENCE: VXWORKS"
  26. .SH "NAME"
  27. .aX "Intel IXDP425"
  29. .SH "INTRODUCTION"
  30. This manual entry provides board-specific information necessary to run
  31. VxWorks for the IXDP425 BSP. The IXDP425 
  32. BSP release requires an Intel BIXMB425AD-IXMB425 board. This is the only board
  33. currently supported by the BSP. Before running VxWorks verify that the
  34. board has been baselined and runs in the default configuration.
  35.  
  36. IXDP425 Specification:
  37. .CS
  38. Processor: IXP425 with Intel XScale core.
  39. Running at ratios of x2, x3, and x4 the system clock
  40. rate of 133MHz.
  42. Memory
  43.   SDRAM: 133MHz SDRAM, 256 Mbytes total (2 Banks, 4 chips, 512Mbit)
  44.   I2C EEPROM: 512 x 8-bit I2C EEPROM (software controlled)
  45.   FLASH: 16 Mbytes Intel 16Mbyte StrataFlash
  47. I/O
  48.   Ethernet -2 ports: LXT971A 10/100BaseT PHY connected to MII port
  49. LXT971A 10/100BaseT PHY connected to MII port
  50.   Serial  -2 ports: RS232, 115.2K (TX, RX, CTS, RTS) console UART
  51. RS232, 921.6K (TX, RX, CTS, RTS) 'fast' UART
  53. GPIO: 16 GPIOs programmable as either inputs or outputs. 
  54. In addition, two GPIOs can be programmed to source 
  55. clocks suitable for running the PCI bus and Expansion 
  56. Bus. All GPIOs are capable of driving LEDs.
  58. PCI: Four 32-bit PCI slots supporting LAN or WAN PHYs
  60. USB: USB 1.1 Device Controller supporting full-speed
  61. (12 Mbit/s) data rate
  63. Debug Support: XScale JTAG ICE connector 
  65. Other: 7-Segment Display
  66. .CE
  68. .SS "IXDP425 BSP DETAILS"
  69. .SS Options
  70. By default this BSP does not support the on board network processing "engines".
  71. This support requires the Intel CSR Access library, libIxp425.a, be installed. 
  72. To enable the on board network "engines" follow the steps below:
  73.     1. Install the Intel CSR Access library, libIxp425.a
  74.     2. Modify the Makefile, uncomment MACH_EXTRA and LIB_EXTRA.
  75.     3. Modify config.h to define INCLUDE_IXETHACCEND.
  76.     4. Declare Environment Variable TOOLENV=arm
  77.     5. Declare Environment Variable 'CSR_BASE', which points to
  78.        the top level directory of Intel's Access Software Library.
  79.        e.g.: CSR_BASE=/Intel/ixp425/AccLib
  80.     6. Rebuild the bsp.
  81. .SS "Boot ROMs"
  82. The boot image provided with this BSP includes a mechanism for loading
  83. a standard VxWorks image over the fei driver on the included 82559 card.
  85. The bootrom image has been tested running from flash.
  87. .CS
  88.   make bootrom.hex
  89. .CE
  91. This builds the file 'bootrom.hex' which can be burned into flash using
  92. a dedicated flash burner or by using visionClick.
  94. The board uses this image to boot and load VxWorks images developed
  95. from the BSP over the network.
  97. .IP "1)"
  98. Copy the register files "ixdp425*.reg" to the ESTIIRegfilesXscale
  99. directory. Start visionClick and configure the visionCLICK project:
  100. In the 'Welcome To visionCLICK' window, click on the 'Configure' button,
  101. this invokes the 'PROJECTS/LOAD' window.  In this window, click the '+'
  102. left to 'PowerPC_C_Demo@0x00040400.prj'.  This displays the project configuration.
  103. Right-click the 'Emulator Register Configuration File' and cause it to
  104. point to the ESTIIRegfilesXscaleixdp425_burnrom.reg that was just
  105. installed.
  106. Right-click the 'Microprocessors' option and choose your CPU type, for
  107. example: 'XSCALE->IXP425'.  Verify that the 'Target Control' option
  108. points to 'visionPROBE' for visionPROBE I/II or 'visionICE' for visionICE
  109. I/II.  Also, click the 'Communications' tab and verify that the
  110. 'Normal Port/Rate' and 'Download Port/Rate' are accurate for your connection,
  111. for example: 'LPT1'  for visionPROBE II.  Click the 'Save' button at the
  112. bottom of the window, then click the 'Activate' button.
  114. .IP "2)"
  115. Get into Background Mode:
  116. Execute the 'IN' command to reset the board and initialize it with the
  117. register setting.
  119. .IP "3)"
  120. Generating the visionCLICK compatible flash image:
  121. In visionCLICK, select 'Convert Object Modules' from the Tools pull-down
  122. menu.  This invokes the 'CONVERT BINARY AND SYMBOL OBJs' window:
  123.         1. In the 'Select Input Object Module to Convert' slot, enter the
  124.         full path of, or browse to, the 'bootrom.hex' image.
  126.         2. Check the 'Create Flat BIN File For Flash Programming' box.
  128.         3. Set the 'Range Of' field to 0x0, and the 'Range To' field
  129.         to 0x00300000. This allows up to a 3 MB image to be processed. Larger
  130.         images require an equivalently larger 'Range To' value.
  132.         4. Click the 'Convert' button to initiate the conversion.
  134.         5. The 'bootrom.bin' image will be generated in the same location
  135.         as the source 'bootrom.hex' image.
  137. .IP "4)"
  138. Programming the ixdp425 flash:
  139. In visionCLICK, select 'Program Flash Devices' from the Tools pull-down
  140. menu.  This invokes the 'TF FLASH PROGRAMMING' window:
  142.         1. In the 'Flash Card or PC Host File Name and Path' group,
  143.         enter the full path to the location of the bootrom.bin in the edit box,
  144.         or use the 'Select' button to browse to the file location.  Make sure
  145.         the 'Bias' address is 0 by entering 0 in the
  146.         '+/- Bias' edit box in the 'CHOOSE A FILE FROM HOST PC' dialog box.
  148.         2. In the 'Programming Algorithm' group, in the edit box, click the
  149.         'Select' button and select the following flash device:
  151.         For the 16 MB on-board flash: 'INTEL  28F128Jx (8192 x  16)  1 Device'
  153.         3. Set the base address of the flash to 00000000, check the 'Erase to 0x'
  154.         radio button setting the 'Erase to' value to 2fffff. This allows for a
  155.         3 MB image. Larger images require an equivalently larger 'Erase to' value.
  157. 4. Set the 'Available RAM Workspace' setting to 10300000. Set the
  158. 'Bytes Of Target RAM Required' to 65360.
  160.         5. Press the 'Erase Only' button.  Wait until the 'Done' response appears
  161. in the visionClick Terminal window.
  163. 6. Press the 'Program Only' button. This process can take a
  164. few minutes. The process is complete when the 'OK' prompt appears.
  166. .IP "5)"
  167. Running the VxWorks Boot ROM program:
  168. The flash memory is now programmed with the new boot program.  To execute
  169. the new boot program, turn the board off and on.
  171. .LP
  173. .SS "Setting MAC and IP addresses"
  174. This BSP uses the I2C EEPROM to store the ethernet interface's MAC and
  175. IP addresses. If it is necessary to modify the MAC or IP addresses from
  176. the delivered values then the following procedure should be followed:
  178. .IP "1)"
  179. Verify the board has a 8594 I2C EEPROM in position U23. This bsp will not
  180. work with any other version of the I2C EEPROM.
  182. .IP "2)"
  183. Boot vxWorks.st
  185. .IP "3)"
  186. At the '->' prompt type 'ixdp425IfConfig' and answer the questions. An
  187. example session is as follows:
  188. .CS
  189. -> ixdp425IfConfig
  190. ixe0 MAC address: 00:02:b3:3c:16:95 
  191. ixe1 MAC address: 00:02:b3:3c:16:96 
  193. ixe0 IP address: 192.168.50.1
  194. ixe1 IP address: 192.168.60.1
  196. fei0 IP address: 192.168.10.1
  197. fei1 IP address: 192.168.20.1
  198. fei2 IP address: 192.168.30.1
  199. fei3 IP address: 192.168.40.1
  201. Any Changes (y/n)> y
  203. Change a MAC address (y/n)> y
  204. ixe0 MAC address: 00:02:b3:3c:16:95 00:02:b3:3c:16:95
  205. ixe1 MAC address: 00:02:b3:3c:16:96 00:02:b3:3c:16:96
  207. Change ixe IP address (y/n)> y
  208. ixe0 IP address: 128.224.195.146  128.224.195.148
  209. ixe1 IP address: 128.224.145.147  128.224.195.149
  211. Change fei IP address (y/n)> n
  213. Any Changes (y/n)> n
  215. Writing interface data to non-volatile storage...
  216. New configuration written, changes will take effect after a reboot
  217. value = 0 = 0x0
  218. -> Ctl-X
  219. .CE
  221. .IP "4)"
  222. Reboot the board
  224. .LP
  225. .SS "Make Targets"
  226. Supported targets are: bootrom, vxWorks, vxWorks.st, vxWorks_rom,
  227. , vxWorks.st_rom, and these files associated .hex files. Any of
  228. the .hex files may be substituted for bootrom.hex for programing
  229. into Flash.
  231. .SS "Libraries"
  232. This BSP release requires three directories which contain object 
  233. files for the XScale microarchitecture:
  234. .CS
  235.     target/lib/objXScalegnubevx 
  236.     target/lib/objXScalegnubevxwv
  237.     target/lib/objXScalegnubetest
  238. .CE
  240. These object files are built into the following architecture libraries:
  241. .CS
  242.     target/lib/libXScalegnubevx.a  
  243.     target/lib/libXScalegnubewv.a    
  244.     target/lib/libXScalegnubegcc.a
  245.     target/lib/libXScalegnubetest.a
  246. .CE
  248. Additionally, the Intel Access library $(CSR_BASE)/lib/$(TOOLENV)objs/libIxp425.a
  249. is required to support the Intel Network Processor based Ethernet ports.
  251. These files, along with the BSP, are used to construct a VxWorks image 
  252. designed to run on the IXDP425 evaluation board.  Please refer to the 
  253. .I "Tornado BSP Developer's Kit for VxWorks User's Guide" 
  254. for more information on building the various VxWorks images.
  256. .SS "Flash memory as NVRAM"
  257. This BSP does not support Flash memory as NVRAM. Please see 'I2C EEPROM' for equivalent functionality.
  259. .SS "I2C EEPROM"
  260. This BSP is configured with INCLUDE_EEPROM defined and you have read and
  261. write access to the I2C EEPROM on the board using a software emulated
  262. I2C bus protocol. USE_EEPROM_STORAGE is also defined and the vxWorks bootline
  263. is stored in EEPROM. 
  265. The diagram below shows the EEPROM when used as NVRAM storage:
  267. .bS
  269.   +----+ Top of 512byte EEPROM.
  270.   |    |
  271.   |    |  MAC address storage.
  272.   |____|_ EEPROM + 256 Bytes    -- NV_GENERIC_STORAGE_AREA
  273.   |    |
  274.   |    |  Boot Line Storage
  275.   |    |
  276.   +----+ Bottom of EEPORM       -- sysNvRamGet/sysNvRamGet
  278. .bE
  280. Please refer to the .I "Tornado User's Guide" for more information on booting VxWorks.
  282. .SS "SDRAM"
  283. The IXDP425 board is equipped with 133MHz SDRAM - 256 Mbytes total (2 Banks, 4 chips,
  284.  512Mbit) The devices used shall be Micron MT48LC16M16A2TG-7E16Meg x 16bits.143Mhz Grade, 
  285. Cas Latency (Read) = 3. www.micronsemi.com/datasheets/sdramds.html
  287. .SS "Interrupts"
  288. All interrupts are handled via the internal interrupt controller module.
  290. Interrupt connections, enabling, and disabling are performed using the 
  291. standard intArchLib routines.  The interrupt controller driver is 
  292. provided in ixp425IntrCtl.c.
  294. .SS "IXDP425 Memory Map"
  295. .CS
  296. Resource Base Address
  297. =====================================================================
  298. SDRAM         0x00000000*
  299. SDRAM Alias 1 0x10000000
  300. SDRAM Alias 2 0x20000000
  301. SDRAM Alias 3 0x30000000
  302. PCI space     0x48000000
  303. Flash/Expansion Bus 0x50000000*
  304. Queue Manager 0x60000000
  305. PCI controller 0xc0000000
  306. Expansion Bus Config 0xc4000000
  307. UART1 0xc8000000
  308. UART2 0xc8001000
  309. PMU 0xc8002000
  310. Interrupt Controller 0xc8003000
  311. GPIO 0xc8004000
  312. Timer 0xc8005000
  313. WAN/HSS     0xc8006000
  314. Ethernet     A 0xc8007000
  315. Ethernet     B 0xc8008000
  316. Ethernet MAC A LXT971A (port1) 0xc8009000
  317. Ethernet MAC B LXT971A (port2) 0xc800a000
  318. USB Controller 0xc800b000
  319. SDRAM Controller 0xcc000000
  320. .CE
  322. *Note: Flash initially resides at 0x00000000 and moves up to 0x50000000
  323. after bootup.
  325. .SS "Serial Configuration"
  326. There are two serial ports on the IXDP425 evaluation board.
  327. The default configuration is 9600 baud, 8 data bits, no parity, 1 stop
  328. bit. By default UART 1 is used as the VxWorks console port, and UART 0 is
  329. used as the serial debug port for the WDB agent, or is available to the
  330. application if SERIAL_DEBUG is not defined.
  331. UART 1 is capable of supporting rates as high as 231K baud, while UART
  332. 0 (High Speed Uart) is capable of supporting rates as high as 926.1K baud. 
  334. .SS "SCSI Configuration"
  335. The IXDP425 development board does not have any on-card SCSI devices.  
  336. This BSP does not support SCSI.
  338. .SS "Network Configuration"
  339. The IXDP425 evaluation board provides two high speed ethernet ports. 
  340. The two high speed ethernet ports are LXT791A PHYS connected
  341. to two MII ports and run at 10/100Mbit/s each.
  343. Each PHY has two LEDs on its RJ-45 connector. The first LED indicates link status
  344. and activity. This LED is illuminated (solid) when valid link pulses are received 
  345. and no other activity is present.  The LED flashes when a valid link exists and data 
  346. is being received or transmitted.  The 2nd LED indicates the link speed as determined 
  347. during auto-negotiation (or link pulse inspection). 
  349. .SS "VME Access"
  350. The IXP425 development board does not have VME bus support.
  352. .SS "PCI Access"
  353. PCI v2.2 bus: 32-bit Address/Data bus. Capable of running at 33 and 66MHz.  
  354. A built-in arbiter supports up to 4 external bus masters.
  355. The IXDP425 BSP supports, and has been tested with PCI Ethernet cards
  356. containing the Intel 8255X Ethernet network device. This is a fast Ethernet
  357. controller capable of operating at 10Base-T and 100Base-T.
  359. .SS "7-Segment Hex Display"
  360. The Seven segment display is used to track boot progress. The displayed values have
  361. the following meanings
  363. .CS
  364. 0001 - Cold Boot entry
  365. 0002 - Debug uart initialized
  366. 0003 - reserved
  367. 0004 - reserved
  368. 0005 - reserved
  369. 0006 - reserved
  370. 0007 - Initializing SDRAM
  371. 0008 - reserved
  372. 0009 - SDRAM Initialization complete
  373.                  Starting basic hw config
  374. 000C - warm start entry point, relocate flash
  375. 000D - optionally enable MMU - Not needed.
  376. 000E - Starting vxWorks boot
  378. 0010 - Starting sysHwInit0
  379. 0011 - Finished cachelibinit, starting mmu init
  380. 0012 - Finished mmuinit, starting autosize init
  381. 0013 - finished autosize and sysHwInit0
  382. 0014 - starting sysHwInit
  383. 0015 - finished disabling interrupts,starting sysSerialHwInit
  384. 0016 - Finished sysSerialHwInit, starting sysPciInit (if PCI is enabled)
  385. 0017 - finished sysPciInit, starting sysPciAssignAddrs
  386. 0018 - finished sysPciAssignAddrs, starting sysEnableIRQMasks
  387. 0019 - finished sysEnableIRQMasks, and finished sysHwInit
  389. 0020 - sysHwInit2 begin, intLibInit started
  390. 0021 - intLibInit returned, starting ixp425IntDevInit
  391. 0022 - ixp425IntDevInit finished, starting sysSerialHwInit2
  392. 0023 - finished sysSerialHwInit2, starting sysPciIntConnect
  393. 0024 - finished sysPciIntConnect, starting sysPciIntEnable
  394. 0025 - finished sysPciIntEnable, starting sysLanPciInit
  395. 0026 - finished sysLanPciInit, starting ixdp425EthEndMuxInit (if supported)
  396. 0027 - finished all of sysHwInit2
  397. .CE
  399. .SS "BOOT DEVICES"
  400. Supported boot devices are:
  401. .CS
  402. 'fei' - 10/100BaseT PCI Ethernet  
  403. 'ixe' - 10/100BaseT Intel in chip Ethernet
  404. .CE
  406. .SH "SPECIAL CONSIDERATIONS"
  408. .SS "Cache/MMU considerations"
  409. The extra state VM_STATE_CACHEABLE_MINICACHE is available on the
  410. IXP425. Setting pages to this state using
  411. vmStateSet() will result in those pages being cached in the
  412. mini-cache, and not in the main data cache.  Calling
  413. cacheInvalidate(DATA_CACHE, ENTIRE_CACHE) will also invalidate the
  414. mini-cache, but in all other aspects, no support is provided for
  415. the mini-cache, and the user is entirely responsible for ensuring
  416. cache coherency.
  418. .SS "Timestamp support"
  419. The IXDP425 BSP supports a system clock timer through hardware
  420. timer 1. The timestamp clock is supported through the free running
  421. up-timer.
  423. .bS
  424.                         _______  _____________
  425. hardware                TIMER 1    UP-TIMER
  426. clock                   _______  _____________
  427.                            |         |
  428. interface -----------------------------------------------------
  429.                 |                            |
  430.                 |                            |
  431. software     _______                    _____________
  432. clock(s)     sysClk                     timeStampClk
  433.              _______                    _____________
  435. .bE
  438. .SS "CPU Speed/Timers"
  439. The IXDP425 BSP does not support an auxillary clock.  
  441. .SS "Divide by Zero Exception"
  442. The ARM architecture does not provide for an integer divide by zero
  443. exception.  Consequently, no exception is generated when an integer
  444. divide by zero operation is performed programmatically.
  446. .SS "Known limitations/problems"
  448. Console Shell (INCLUDE_SHELL) doesn't restart when telenet session disconnects.
  449.         (Target Shell still works)
  451. Reset switch does not work if visionProbe is connected and visionClick has been running.
  453. Intel Ethernet devices do not provide support for polled mode. This means WDB will
  454. not work with the system suspended.
  456. .SS "BOARD LAYOUT"
  457. The diagram below shows the board layout for the IXDP425 Development Board
  458. containing the peripherals.
  459. .bS
  461.   _______________________________________________________________________________
  462.  |                                                                               |
  463.  |                                            +-------------------------------+  |
  464.  |                                            | ---------- PCI SLOT --------- |  |
  465.  |                     +---+ +---+            +-------------------------------+  |
  466.  |  +--------------   |   | |   |  J                                            |
  467.  |  |              |   |   | |   | :P         +-------------------------------+  |
  468.  |  |              |   |   | |   |  5         | ---------- PCI SLOT --------- |  |
  469.  |  |              |   +---+ +---+            +-------------------------------+  |
  470.  |  |    IXP425    |     SDRAM   5                                               |
  471.  |  |              |   +---+ +---+            +-------------------------------+  |
  472.  |  |              |   |   | |   |            | ---------- PCI SLOT --------- |  |
  473.  |  |              |   |   | |   |            +-------------------------------+  |
  474.  |  +--------------+   |   | |   |                                               |
  475.  |  ._.  . .           +---+ +---+            +-------------------------------+  |
  476.  | G._. G. .           JP9                    | ---------- PCI SLOT --------- |  |
  477.  | P._. P. .      JP10  :           J11       +-------------------------------+  |
  478.  | I._. I. .        :       +- # #  :|:                             _.. JP3    : |
  479.  | O._. O. .               G+-                1.-.2 +--------------------------+ |
  480.  |  ._.  . .     #         P+- # #             .-.  |                          | |  
  481.  | H._. H. . +-----------+ 1+-                 . .  |                          | |  
  482.  | E._. E. . |           | 5+- # #             . .  |                          | |  
  483.  | A._. A. . |           |  +-                 . .  |                          | |  
  484.  | D._. D. . |  FLASH    |  +- # #           J . .  |                          | |  
  485.  | E._. E. . |           |  +-               8 . .  |                          | |  
  486.  | R._. R. . |           |     # #             . .  |                          | |
  487.  |  ._.  . . +-----------+  +-                 . .  |                          | |
  488.  | A._. B. .    JP11       G+- # #             . .  |                          | |
  489.  |  ._.          .._       P+-                 . .  |                          | |
  490.  |  ._.   JP12             0+- # #           23. .24|                          | |
  491.  |        _..              7+-                      |                          | |
  492.  |                          +- # #            1.-.2 |  ++     POWER            | |
  493.  |                          +-                 .-.  |  ||     MODULE           | |
  494.  |                          +-                 .-.  |  ||                      | |
  495.  |                                             . .  |  ||                      | |
  496.  |+___________________+  +-------+             . .  |  ||                      | |
  497.  ||                   |  |  LED  |             . .  |  ||                      | |
  498.  ||                   |  |12 - 15|  +--+       . .  |  ||                      | |
  499.  || +---------------+ |  +-------+  |J |       . .  |  ||                      | |
  500.  || |               | |             |T |+--+   . .  |  ||                      | |
  501.  || +---------------+ |  +-------+  |A ||B | J . .  |  ||                      | |
  502.  ||                   |  |  LED  |  |G ||S | 9 . .  |  ||                      | |
  503.  || U        +------+ |  | 8 - 11|  |  ||C |   . .  |  ||                      | |
  504.  || T        |      | |  +-------+  |I ||A |   . .  |  ++                      | |
  505.  || O        +------+ |             |C ||N |   . .  |                          | |
  506.  || P                 |  +-------+  |E |+--+   . .  |                          | |
  507.  || I                 |  |  LED  |  +--+       . .  |                          | |
  508.  || A                 |  | 4 - 7 |             . .  |                          | |
  509.  ||                   |  +-------+             . .  |                          | |
  510.  || 2                 |                        . .  |                          | |
  511.  ||                   |  +-------+      JP4    . .  |                          | |
  512.  || M                 |  |  LED  |       :     . .  |                          | |
  513.  || O                 |  | 0 - 3 |           43. .44|                          | |
  514.  || D                 |  +-------+                  +--------------------------+ |
  515.  || U                 |    : JP7                                                 |
  516.  || L                 |+---------------------++---------------------+     vxWorks|
  517.  || E                 ||                     ||                     |     Console|
  518.  ||                   || +-----------------+ || +-----------------+ |      ______|
  519.  || : JP13            || |                 | || |                 | |    P| SLOW |
  520.  ||                   || +-----------------+ || +-----------------+ |    1|SERIAL|
  521.  ||                   ||                     ||                     |     | PORT |
  522.  ||                   || E                   || E                   | :   |______|
  523.  ||                   || T                   || T                   | J          |
  524.  ||                   || H                   || H                   | P    ______|
  525.  ||                   || E                   || E                   | 2   | FAST |
  526.  ||                   || R                   || R                   |    P|SERIAL|
  527.  ||                   || N                   || N                   |    2| PORT |
  528.  ||                   || E                   || E                   |     |______|
  529.  ||                   || T                   || T                   |            |
  530.  ||                   ||                     ||                     |          # |
  531.  ||                   || 0                   || 1                   |          # |
  532.  ||                   ||                     ||                     |          # |
  533.  ||                   ||                     ||                     |          # |
  534.  ||                   ||                     ||                     | +-----+  # |
  535.  ||                   ||                     ||                     | | USB |  # |
  536.  ||                   ||                     ||                     | | PORT| R  |
  537.  ||___________________||_____________________||_____________________|_|_____|____|
  538. .bE
  540. .SH "See Also"
  541. .tG "Getting Started,"
  542. .pG "Configuration."
  544. .SH "BIBLIOGRAPHY"
  545. .I "Intel IXP425 I/O Companion Chip Developer's Manual",
  546. .I "Intel IXP425 I/O Companion Chip Datasheet",
  547. .I "Intel XScale Microarchitecture, Programmers Reference Manual",
  548. .I "GNUPro Toolkit Documentation",