开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
ixp425Pci.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：9k
源码类别：

VxWorks

开发平台：

C/C++

ixp425Pci.h：源码内容
  2. /* ixp425Pci.h - public header file for the ixp425 PCI unit driver */
  4. /* Copyright 2002 Wind River Systems, Inc. */
  6. /*
  7. modification history
  8. --------------------
  9. 01a,05jun02,jb  initial version...
  10. */
  12. /*
  13. DESCRIPTION
  14. This header defines the IXP425 PCI driver interface that is made
  15. available for use by clients such as PCI device drivers.
  16. */
  18. #ifndef IXP425PCI_H
  19. #define IXP425PCI_H
  21. #include "ixp425.h" /*BSP defines*/
  23. #ifdef __cplusplus
  24. extern "C" {
  25. #endif
  27. /*these specify the start PCI bus addresses for 
  28.   memory and IO BARs, note these are addresses
  29.   on the PCI bus, not ahb bus*/
  30. #define IXP425_PCI_BAR_MEM_BASE 0x100000
  31. #define IXP425_PCI_BAR_IO_BASE  0x000000
  33. /* These specify the range of AHB physical addresses
  34.    that get translated into PCI addresses*/
  35.    
  36. #define IXP425_PHYS_PCI_MEM_BASE IXP425_PCI_BASE
  37. #define IXP425_PHYS_PCI_IO_BASE  IXP425_PCI_BASE
  38. #define IXP425_PHYS_PCI_MEM_TOP  (IXP425_PCI_BASE + IXP425_PCI_SP_SIZE)
  40. /*defines required by vxWorks*/
  41. #define PCI_CLINE_SZ  0x0
  42. #define PCI_LAT_TIMER 0x0
  44. /*defines required by End driver*/
  46. #define PCI_IO_ADR0   0x0000000
  47. #define PCI_MEM_ADR0  0x0000000
  48. #define PCI_INT_LVL0  7
  49. #define PCI_INT_VEC0  7
  51. #define PCI_IO_ADR1   0x0000000
  52. #define PCI_MEM_ADR1  0x0000000
  53. #define PCI_INT_LVL1  7
  54. #define PCI_INT_VEC1  7
  56. #define PCI_IO_ADR2   0x0000000
  57. #define PCI_MEM_ADR2  0x0000000
  58. #define PCI_INT_LVL2  7
  59. #define PCI_INT_VEC2  7
  61. #define PCI_IO_ADR3   0x0000000
  62. #define PCI_MEM_ADR3  0x0000000
  63. #define PCI_INT_LVL3  7
  64. #define PCI_INT_VEC3  7
  66. #define CPU_PCI_MEM_ADRS IXP425_PHYS_PCI_MEM_BASE
  67. #define CPU_PCI_IO_ADRS  IXP425_PHYS_PCI_IO_BASE 
  69. /*define the sub vendor and subsystem to be used */
  70. #define IXP425_PCI_SUB_VENDOR_SYSTEM 0x00000000
  72. /* the simple mapping scheme sets up a flat translation whereby the bottom
  73.    64MB of SDRAM maps is accessible on the PCI bus as the bottom
  74.    64MB of PCI address space. This scheme only works for boards with 64 MB of
  75.    SDRAM or less, and should not be used under normal circumstances.*/
  76. #undef IXP425_PCI_SIMPLE_MAPPING 
  78. /*define the default settings for the controller's BARs*/
  79. #ifdef IXP425_PCI_SIMPLE_MAPPING
  80. #define IXP425_PCI_BAR_0_DEFAULT 0x00000000
  81. #define IXP425_PCI_BAR_1_DEFAULT 0x01000000
  82. #define IXP425_PCI_BAR_2_DEFAULT 0x02000000
  83. #define IXP425_PCI_BAR_3_DEFAULT 0x03000000
  84. #define IXP425_PCI_BAR_4_DEFAULT 0x00000000
  85. #define IXP425_PCI_BAR_5_DEFAULT 0x00000000
  86. #else
  87. #define IXP425_PCI_BAR_0_DEFAULT 0x40000000
  88. #define IXP425_PCI_BAR_1_DEFAULT 0x41000000
  89. #define IXP425_PCI_BAR_2_DEFAULT 0x42000000
  90. #define IXP425_PCI_BAR_3_DEFAULT 0x43000000
  91. #define IXP425_PCI_BAR_4_DEFAULT 0x00000000
  92. #define IXP425_PCI_BAR_5_DEFAULT 0x00000000
  93. #endif
  94. /*define the default setting of the AHB memory base reg*/
  95. #define IXP425_PCI_AHBMEMBASE_DEFAULT 0x00010203
  96. #define IXP425_PCI_AHBIOBASE_DEFAULT  0x0
  97. #define IXP425_PCI_PCIMEMBASE_DEFAULT 0x0
  101. #define IXP425_PCI_INTERNAL_INT_VEC 8
  103. /*define the GPIO pins used for the 4 PCI interrupts*/
  104. #define IXP425_PCI_INTA_PIN IXP425_GPIO_PIN_1
  105. /*#define IXP425_PCI_INTB_PIN IXP425_GPIO_PIN_10
  106. #define IXP425_PCI_INTC_PIN IXP425_GPIO_PIN_9
  107. #define IXP425_PCI_INTD_PIN IXP425_GPIO_PIN_8*/
  109. /*define the interrupt vector numbers used for the 4 PCI interrupts*/
  110. #define IXP425_PCI_INTA_INTERRUPT_NUM PCI_INT_LVL0
  111. #define IXP425_PCI_INTB_INTERRUPT_NUM PCI_INT_LVL1
  112. #define IXP425_PCI_INTC_INTERRUPT_NUM PCI_INT_LVL2
  113. #define IXP425_PCI_INTD_INTERRUPT_NUM PCI_INT_LVL3
  114. /*define the index into the interrupt routine linked list for
  115.   each PCI interrupt*/
  116. #define IXP425_PCI_INTA_INDEX 0
  117. #define IXP425_PCI_INTB_INDEX 1
  118. #define IXP425_PCI_INTC_INDEX 2
  119. #define IXP425_PCI_INTD_INDEX 3
  121. /*define the maximum number of bus segments - we support a single segment*/
  122. #define IXP425_PCI_MAX_BUS  1
  123. /*define the maximum number of cards per bus segment*/
  124. #define IXP425_PCI_MAX_DEV  4
  125. /*define the maximum number of functions per device*/
  126. #define IXP425_PCI_MAX_FUNC 8
  127. /* define the maximum number of separate functions that we can 
  128.    potentially have on the bus*/
  129. #define IXP425_PCI_MAX_FUNC_ON_BUS (1+ IXP425_PCI_MAX_FUNC *         
  130.                                     IXP425_PCI_MAX_DEV *          
  131.                                     IXP425_PCI_MAX_BUS)
  132. /*define the maximum number of BARs per function*/
  133. #define IXP425_PCI_MAX_BAR_PER_FUNC  6
  134. #define IXP425_PCI_MAX_BAR (IXP425_PCI_MAX_BAR_PER_FUNC * 
  135.                             IXP425_PCI_MAX_FUNC_ON_BUS)
  138. #define IXP425_PCI_DMA_DIR_IN  0
  139. #define IXP425_PCI_DMA_DIR_OUT 1
  141. /*Hardware configuration defines - these parameters are used to specify
  142.   the particular h/w configuration of the board with regard to PCI*/
  143. #define IXP425_PCI_CLK_PIN   IXP425_GPIO_CLK_0
  145. /*define whether or not we are to drive the clock through a 
  146.   GPIO pin when in host mode*/
  147. #define IXP425_PCI_GPIO_CLOCK_ON
  148. /*#undef IXP425_PCI_GPIO_CLOCK_ON*/
  150. /*define the GPIO pin used to supply the PCI reset signal*/
  151. #define IXP425_PCI_RESET_GPIO IXP425_GPIO_PIN_0
  153. /*Mode selection defines*/
  156. /*define whether byte lane routing between the Little endian PCI bus
  157.   and big endian AHB bus is performed automatically by the PCC*/
  158. #define IXP425_PCI_ENABLE_BYTE_ROUTING
  161. typedef enum
  162. {
  163.     PciClock33 = 0 
  164. } PciClockRate;
  166. enum PciBarId 
  167. {
  168.     CSR_BAR=0, 
  169.     IO_BAR, 
  170.     SD_BAR, 
  171.     NO_BAR
  172. };
  174. /*Base address register descriptor*/
  175. typedef struct 
  176. {
  177.     UINT32 size;
  178.     UINT32 address;
  179. } PciBar;
  181. typedef struct 
  182. {
  183.     UINT32 bus;
  184.     UINT32 device;
  185.     UINT32 func;
  186.     UINT32 irq;
  187.     BOOL error;
  188.     UINT16 vendor_id;
  189.     UINT16 device_id;
  190.     /*We need an extra entry in this array for dummy placeholder*/
  191.     PciBar bar[IXP425_PCI_MAX_BAR_PER_FUNC + 1];
  192. } PciDevice;
  196. typedef enum 
  197. {
  198.     PCI_OK = 0, 
  199.     PCI_ERR_PSE,  /*System Error*/
  200.     PCI_ERR_PFE,  /*Fatal Error*/
  201.     PCI_ERR_PPE,  /*Parity Error*/
  202.     PCI_ERR_AHBE, /*AHB Error*/
  203.     PCI_APDC,     /*ATP DMA transfer complete*/
  204.     PCI_PADC,     /*PTA DMA transfer complete*/
  205.     PCI_ERROR     /*General error*/
  206. }PciStatus;
  208. typedef void (*PCICALLBACKFUNC)(PciStatus status, UINT32 parameter);
  212. #if defined(__STDC__) || defined(__cplusplus)
  214. STATUS pciIomapLibInit (UINT32 mechanism, UINT32 addr0, UINT32 addr1, UINT32 addr2);
  215. STATUS pciFindDevice (UINT32 vendorId, UINT32 deviceId, UINT32 index,
  216.  UINT32 *pBusNo, UINT32 *pDeviceNo, UINT32 *pFuncNo);
  217. STATUS pciFindClass (UINT32 classCode, UINT32 index,
  218.  UINT32 *pBusNo, UINT32 *pDeviceNo, UINT32 *pFuncNo);
  219. STATUS pciConfigInByte (UINT32 busNo, UINT32 deviceNo, UINT32 funcNo, UINT32 address,
  220.  UINT8 *pData);
  221. STATUS pciConfigInWord (UINT32 busNo, UINT32 deviceNo, UINT32 funcNo, UINT32 address,
  222.  UINT16 *pData);
  223. STATUS pciConfigInLong (UINT32 busNo, UINT32 deviceNo, UINT32 funcNo, UINT32 address,
  224.  UINT32 *pData);
  225. STATUS pciConfigOutByte (UINT32 busNo, UINT32 deviceNo, UINT32 funcNo, UINT32 address,
  226.  UINT8 data);
  227. STATUS pciConfigOutWord (UINT32 busNo, UINT32 deviceNo, UINT32 funcNo, UINT32 address, 
  228.  UINT16 data);
  229. STATUS pciConfigOutLong (UINT32 busNo, UINT32 deviceNo, UINT32 funcNo, UINT32 address,
  230.  UINT32 data);
  233. STATUS pciIOInByte (void *pciAddr, UINT8 *data); 
  234. STATUS pciIOInWord (void *pciAddr, UINT16 *data); 
  235. STATUS pciIOInLong (void *pciAddr, UINT32 *data); 
  236. STATUS pciIOOutByte (void *pciAddr, UINT8 data); 
  237. STATUS pciIOOutWord (void *pciAddr, UINT16 data); 
  238. STATUS pciIOOutLong (void *pciAddr, UINT32 data); 
  240. STATUS pciMemInByte     (void *pciAddr, UINT8 *data); 
  241. STATUS pciMemInWord (void *pciAddr, UINT16 *data); 
  242. STATUS pciMemInLong (void *pciAddr, UINT32 *data); 
  243. STATUS pciMemOutByte (void *pciAddr, UINT8 data); 
  244. STATUS pciMemOutWord (void *pciAddr, UINT16 data); 
  245. STATUS pciMemOutLong (void *pciAddr, UINT32 data); 
  247. STATUS pciSpecialCycle (UINT32 busNo, UINT32 message);
  248. STATUS pciDeviceShow (UINT32 busNo);
  249. STATUS pciHeaderShow (UINT32 busNo, UINT32 deviceNo, UINT32 funcNo);
  250. STATUS pciFindClassShow (UINT32 classCode, UINT32 index);
  251. void   pciAddrShow      (void);
  252. STATUS pciIntConnect (VOIDFUNCPTR *vector, VOIDFUNCPTR routine,
  253.  UINT32 parameter);
  254. STATUS pciIntDisconnect (VOIDFUNCPTR *vector, VOIDFUNCPTR routine);
  256. PciDevice *pciInfoGet    (UINT16 device);
  257. PciDevice *pciInfoSearch (UINT32 bus, UINT32 device, UINT32 func, UINT32 count);
  258. PciDevice *pciDeviceGet  (UINT32 vendor_id, UINT32 device_id, UINT32 count);
  260. void sysPciInit        (void);
  261. void sysPciAssignAddrs (void);
  262. void *sysPciToPhys     (void *pciAddr);
  263. void *sysPhysToPci     (void *phyAddr);
  264. STATUS pciErrorCallbackRegister (PCICALLBACKFUNC routine);
  265. STATUS sysPciMappingAdd (UINT32 addr, UINT32 size);
  267. #else /* __STDC__ */
  269. STATUS pciIomapLibInit ();
  270. STATUS pciFindDevice ();
  271. STATUS pciFindClass ();
  272. STATUS pciConfigInByte ();
  273. STATUS pciConfigInWord ();
  274. STATUS pciConfigInLong ();
  275. STATUS pciConfigOutByte ();
  276. STATUS pciConfigOutWord ();
  277. STATUS pciConfigOutLong ();
  278. STATUS pciSpecialCycle ();
  280. STATUS pciIOInByte ();
  281. STATUS pciIOInWord ();
  282. STATUS pciIOInLong ();
  283. STATUS pciIOOutByte ();
  284. STATUS pciIOOutWord ();
  285. STATUS pciIOOutLong ();
  287. STATUS pciMemInByte ();
  288. STATUS pciMemInWord ();
  289. STATUS pciMemInLong ();
  290. STATUS pciMemOutByte ();
  291. STATUS pciMemOutWord ();
  292. STATUS pciMemOutLong ();
  294. STATUS pciDeviceShow ();
  295. STATUS pciHeaderShow ();
  296. STATUS pciFindClassShow ();
  297. void   pciAddrShow      ();
  298. STATUS pciIntConnect ();
  299. STATUS pciIntDisconnect ();
  300. PciDevice *pciInfoGet    ();
  301. PciDevice *pciInfoSearch ();
  302. PciDevice *pciDeviceGet  ();
  304. void sysPciInit        ();
  305. void sysPciAssignAddrs ();
  306. void *sysPciToPhys     ();
  307. void *sysPhysToPci     ();
  308. STATUS pciErrorCallbackRegister ();
  309. STATUS sysPciMappingAdd ();
  310. #endif /* __STDC__ */
  312. #ifdef __cplusplus
  313. }
  314. #endif
  317. #endif /* IXP425PCI_H */