开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
el3c90xEnd.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：31k
源码类别：

VxWorks

开发平台：

C/C++

el3c90xEnd.h：源码内容
  1. /* el3c90xEnd.h - 3Com EtherLink PCI XL END network interface header*/ 
  3. /* Copyright 1999 Wind River Systems, Inc. */
  5. /*
  6. modification history
  7. --------------------
  8. 01b,11oct01,bur  Added more 3Com chip device ids.
  9. 01a,11jan99,mtl  written by teamF1 Inc.
  10. */
  12. #ifndef __INCel3c90xEndh
  13. #define __INCel3c90xEndh
  15. #ifdef __cplusplus
  16. extern "C" {
  17. #endif
  18.     
  19. #ifndef _ASMLANGUAGE
  21. #if FALSE
  22. #define DRV_DEBUG /* temporary should be taken out */
  23. #endif    
  24.     
  25. #ifdef DRV_DEBUG
  26. #include "logLib.h"
  27. #define DRV_DEBUG_OFF 0x0000
  28. #define DRV_DEBUG_RX 0x0001
  29. #define DRV_DEBUG_TX 0x0002
  30. #define DRV_DEBUG_INT 0x0004
  31. #define DRV_DEBUG_POLL (DRV_DEBUG_POLL_RX | DRV_DEBUG_POLL_TX)
  32. #define DRV_DEBUG_POLL_RX 0x0008
  33. #define DRV_DEBUG_POLL_TX 0x0010
  34. #define DRV_DEBUG_LOAD 0x0020
  35. #define DRV_DEBUG_LOAD2 0x0040
  36. #define DRV_DEBUG_IOCTL 0x0080
  37. #define DRV_DEBUG_RESET 0x0100
  38. #define DRV_DEBUG_MCAST 0x0200
  39. #define DRV_DEBUG_CSR 0x0400
  40. #define DRV_DEBUG_RX_PKT        0x0800
  41. #define DRV_DEBUG_POLL_REDIR 0x10000
  42. #define DRV_DEBUG_LOG_NVRAM 0x20000
  43. #define DRV_DEBUG_ALL           0xfffff
  44. #endif /* DRV_DEBUG */
  45.     
  47. /* configuration items */
  49. #define EL3C90X_DEV_NAME  "elPci" /* device name */
  50. #define EL3C90X_DEV_NAME_LEN  6
  51. #define EA_SIZE          6       /* one Ethernet address */
  52. #define EH_SIZE          14      /* ethernet header size */
  53. #define EL3C90X_BUFSIZ 1536   /* aligned packet size */
  54. #define EL_MIN_FBUF     4      /* Minsize of first buffer in chain */
  55. #define EL_UPD_CNT 16 /* number of upload descriptors */
  56. #define EL_DND_CNT 16 /* number of download descriptors */
  58. /* Definitions for the drvCtrl specific flags field */
  60. #define EL_MEM_ALLOC_FLAG       0x01 /* allocating memory flag */
  61. #define EL_POLLING              0x02 /* polling flag */
  62. #define EL_MODE_MEM_IO_MAP 0x04 /* dev registers mem mapped */
  63. #define EL_PROMISCUOUS_FLAG     0x08 /* set the promiscuous mode */
  66. /* eeprom defines */
  68. #define EL_EE_WAIT 162 /* 162 usec */
  69. #define EL_EE_RETRY_CNT 100 /* retry count */    
  70. #define EL_EE_READ 0x0080 /* read, 5 bit address */
  71. #define EL_EE_WRITE 0x0040 /* write, 5 bit address */
  72. #define EL_EE_ERASE 0x00c0 /* erase, 5 bit address */
  73. #define EL_EE_EWEN 0x0030 /* erase, no data needed */
  74. #define EL_EE_BUSY 0x8000
  76. /* eeprom contents */
  77.     
  78. #define EL_EE_EADDR0 0x00 /* station address, first word */
  79. #define EL_EE_EADDR1 0x01 /* station address, next word, */
  80. #define EL_EE_EADDR2 0x02 /* station address, last word */
  81. #define EL_EE_PRODID 0x03 /* product ID code */
  82. #define EL_EE_MDATA_DATE 0x04 /* manufacturing data, date */
  83. #define EL_EE_MDATA_DIV 0x05 /* manufacturing data, division */
  84. #define EL_EE_MDATA_PCODE 0x06 /* manufacturing data, product code */
  85. #define EL_EE_MFG_ID 0x07
  86. #define EL_EE_PCI_PARM 0x08
  87. #define EL_EE_ROM_ONFO 0x09
  88. #define EL_EE_OEM_ADR0 0x0A
  89. #define EL_EE_OEM_ADR1 0x0B
  90. #define EL_EE_OEM_ADR2 0x0C
  91. #define EL_EE_SOFTINFO1 0x0D
  92. #define EL_EE_COMPAT 0x0E
  93. #define EL_EE_SOFTINFO2 0x0F
  94. #define EL_EE_CAPS 0x10 /* capabilities word */
  95. #define EL_EE_RSVD0 0x11
  96. #define EL_EE_ICFG_0 0x12
  97. #define EL_EE_ICFG_1 0x13
  98. #define EL_EE_RSVD1 0x14
  99. #define EL_EE_SOFTINFO3 0x15
  100. #define EL_EE_RSVD_2 0x16
  101.     
  103. /* Bits in the capabilities word */
  105. #define EL_CAPS_PNP 0x0001
  106. #define EL_CAPS_FULL_DUPLEX 0x0002
  107. #define EL_CAPS_LARGE_PKTS 0x0004
  108. #define EL_CAPS_SLAVE_DMA 0x0008
  109. #define EL_CAPS_SECOND_DMA 0x0010
  110. #define EL_CAPS_FULL_BM 0x0020
  111. #define EL_CAPS_FRAG_BM 0x0040
  112. #define EL_CAPS_CRC_PASSTHRU 0x0080
  113. #define EL_CAPS_TXDONE 0x0100
  114. #define EL_CAPS_NO_TXLENGTH 0x0200
  115. #define EL_CAPS_RX_REPEAT 0x0400
  116. #define EL_CAPS_SNOOPING 0x0800
  117. #define EL_CAPS_100MBPS 0x1000
  118. #define EL_CAPS_PWRMGMT 0x2000
  121. /* Register layouts. */
  123. #define EL_COMMAND 0x0E
  124. #define EL_STATUS 0x0E
  126. #define EL_TX_STATUS 0x1B
  127. #define EL_TX_FREE 0x1C
  128. #define EL_DMACTL 0x20
  129. #define EL_DOWNLIST_PTR 0x24
  130. #define EL_TX_FREETHRESH 0x2F
  131. #define EL_UPLIST_PTR 0x38
  132. #define EL_UPLIST_STATUS 0x30
  134. #define EL_PKTSTAT_UP_STALLED 0x00002000
  135. #define EL_PKTSTAT_UP_ERROR 0x00004000
  136. #define EL_PKTSTAT_UP_CMPLT 0x00008000
  138. #define EL_DMACTL_DN_CMPLT_REQ 0x00000002
  139. #define EL_DMACTL_DOWN_STALLED 0x00000004
  140. #define EL_DMACTL_UP_CMPLT 0x00000008
  141. #define EL_DMACTL_DOWN_CMPLT 0x00000010
  142. #define EL_DMACTL_UP_RX_EARLY 0x00000020
  143. #define EL_DMACTL_ARM_COUNTDOWN 0x00000040
  144. #define EL_DMACTL_DOWN_INPROG 0x00000080
  145. #define EL_DMACTL_COUNTER_SPEED 0x00000100
  146. #define EL_DMACTL_DOWNDOWN_MODE 0x00000200
  147. #define EL_DMACTL_TARGET_ABORT 0x40000000
  148. #define EL_DMACTL_MASTER_ABORT 0x80000000
  150. /*
  151.  * Command codes. Some command codes require that we wait for
  152.  * the CMD_BUSY flag to clear. Those codes are marked as 'mustwait.'
  153.  */
  155. #define EL_CMD_RESET 0x0000 /* mustwait */
  156. #define EL_CMD_WINSEL 0x0800
  157. #define EL_CMD_COAX_START 0x1000
  158. #define EL_CMD_RX_DISABLE 0x1800
  159. #define EL_CMD_RX_ENABLE 0x2000
  160. #define EL_CMD_RX_RESET 0x2800 /* mustwait */
  161. #define EL_CMD_UP_STALL 0x3000 /* mustwait */
  162. #define EL_CMD_UP_UNSTALL 0x3001
  163. #define EL_CMD_DOWN_STALL 0x3002 /* mustwait */
  164. #define EL_CMD_DOWN_UNSTALL 0x3003
  165. #define EL_CMD_RX_DISCARD 0x4000
  166. #define EL_CMD_TX_ENABLE 0x4800
  167. #define EL_CMD_TX_DISABLE 0x5000
  168. #define EL_CMD_TX_RESET 0x5800 /* mustwait */
  169. #define EL_CMD_INTR_FAKE 0x6000
  170. #define EL_CMD_INTR_ACK 0x6800
  171. #define EL_CMD_INTR_ENB 0x7000
  172. #define EL_CMD_STAT_ENB 0x7800
  173. #define EL_CMD_RX_SET_FILT 0x8000
  174. #define EL_CMD_RX_SET_THRESH 0x8800
  175. #define EL_CMD_TX_SET_THRESH 0x9000
  176. #define EL_CMD_TX_SET_START 0x9800
  177. #define EL_CMD_DMA_UP 0xA000
  178. #define EL_CMD_DMA_STOP 0xA001
  179. #define EL_CMD_STATS_ENABLE 0xA800
  180. #define EL_CMD_STATS_DISABLE 0xB000
  181. #define EL_CMD_COAX_STOP 0xB800
  183. #define EL_CMD_SET_TX_RECLAIM 0xC000 /* 3c905B only */
  184. #define EL_CMD_RX_SET_HASH 0xC800 /* 3c905B only */
  186. #define EL_HASH_SET 0x0400
  187. #define EL_HASHFILT_SIZE 256
  189. /*
  190.  * status codes
  191.  * Note that bits 15 to 13 indicate the currently visible register window
  192.  * which may be anything from 0 to 7.
  193.  */
  195. #define EL_STAT_INTLATCH 0x0001 /* 0 */
  196. #define EL_STAT_ADFAIL 0x0002 /* 1 */
  197. #define EL_STAT_TX_COMPLETE 0x0004 /* 2 */
  198. #define EL_STAT_TX_AVAIL 0x0008 /* 3 first generation */
  199. #define EL_STAT_RX_COMPLETE 0x0010  /* 4 */
  200. #define EL_STAT_RX_EARLY 0x0020 /* 5 */
  201. #define EL_STAT_INTREQ 0x0040  /* 6 */
  202. #define EL_STAT_STATSOFLOW 0x0080  /* 7 */
  203. #define EL_STAT_DMADONE 0x0100 /* 8 first generation */
  204. #define EL_STAT_LINKSTAT 0x0100 /* 8 3c509B */
  205. #define EL_STAT_DOWN_COMPLETE 0x0200 /* 9 */
  206. #define EL_STAT_UP_COMPLETE 0x0400 /* 10 */
  207. #define EL_STAT_DMABUSY 0x0800 /* 11 first generation */
  208. #define EL_STAT_CMDBUSY 0x1000  /* 12 */
  210. /* interrupts we normally want enabled. */
  212. #define EL_INTRS
  213. (EL_STAT_UP_COMPLETE|EL_STAT_STATSOFLOW|EL_STAT_ADFAIL|
  214.  EL_STAT_DOWN_COMPLETE|EL_STAT_TX_COMPLETE|EL_STAT_INTLATCH)
  216. #define EL_WIN_0     0
  217. #define EL_WIN_1     1
  218. #define EL_WIN_2     2
  219. #define EL_WIN_3     3
  220. #define EL_WIN_4     4
  221. #define EL_WIN_5     5
  222. #define EL_WIN_6     6
  223. #define EL_WIN_7     7
  224.     
  225. /* window 0 registers */
  227. #define EL_W0_EE_DATA 0x0C
  228. #define EL_W0_EE_CMD 0x0A
  229. #define EL_W0_RSRC_CFG 0x08
  230. #define EL_W0_ADDR_CFG 0x06
  231. #define EL_W0_CFG_CTRL 0x04
  232. #define EL_W0_PROD_ID 0x02
  233. #define EL_W0_MFG_ID 0x00
  235. /* window 1 */
  237. #define EL_W1_TX_FIFO 0x10
  238. #define EL_W1_FREE_TX 0x0C
  239. #define EL_W1_TX_STATUS 0x0B
  240. #define EL_W1_TX_TIMER 0x0A
  241. #define EL_W1_RX_STATUS 0x08
  242. #define EL_W1_RX_FIFO 0x00
  244. /* RX status codes */
  246. #define EL_RXSTATUS_OVERRUN 0x01
  247. #define EL_RXSTATUS_RUNT 0x02
  248. #define EL_RXSTATUS_ALIGN 0x04
  249. #define EL_RXSTATUS_CRC 0x08
  250. #define EL_RXSTATUS_OVERSIZE 0x10
  251. #define EL_RXSTATUS_DRIBBLE 0x20
  253. /* TX status codes */
  255. #define EL_TXSTATUS_RECLAIM 0x02  /* 3c905B only */
  256. #define EL_TXSTATUS_OVERFLOW 0x04
  257. #define EL_TXSTATUS_MAXCOLS 0x08
  258. #define EL_TXSTATUS_UNDERRUN 0x10
  259. #define EL_TXSTATUS_JABBER 0x20
  260. #define EL_TXSTATUS_INTREQ 0x40
  261. #define EL_TXSTATUS_COMPLETE 0x80
  263. /* window 2 */
  265. #define EL_W2_RESET_OPTIONS 0x0C /* 3c905B only */
  266. #define EL_W2_STATION_MASK_HI 0x0A
  267. #define EL_W2_STATION_MASK_MID 0x08
  268. #define EL_W2_STATION_MASK_LO 0x06
  269. #define EL_W2_STATION_ADDR_HI 0x04
  270. #define EL_W2_STATION_ADDR_MID 0x02
  271. #define EL_W2_STATION_ADDR_LO 0x00
  273. #define EL_RESETOPT_FEATUREMASK (0x0001 | 0x0002 | 0x004)
  274. #define EL_RESETOPT_D3RESETDIS 0x0008
  275. #define EL_RESETOPT_DISADVFD 0x0010
  276. #define EL_RESETOPT_DISADV100 0x0020
  277. #define EL_RESETOPT_DISAUTONEG 0x0040
  278. #define EL_RESETOPT_DEBUGMODE 0x0080
  279. #define EL_RESETOPT_FASTAUTO 0x0100
  280. #define EL_RESETOPT_FASTEE 0x0200
  281. #define EL_RESETOPT_FORCEDCONF 0x0400
  282. #define EL_RESETOPT_TESTPDTPDR 0x0800
  283. #define EL_RESETOPT_TEST100TX 0x1000
  284. #define EL_RESETOPT_TEST100RX 0x2000
  286. /* window 3 (fifo management) */
  288. #define EL_W3_INTERNAL_CFG 0x00
  289. #define EL_W3_RESET_OPT 0x08
  290. #define EL_W3_FREE_TX 0x0C
  291. #define EL_W3_FREE_RX 0x0A
  292. #define EL_W3_MAC_CTRL 0x06
  294. #define EL_ICFG_CONNECTOR_MASK 0x00F00000
  295. #define EL_ICFG_CONNECTOR_BITS 20
  297. #define EL_ICFG_RAMSIZE_MASK 0x00000007
  298. #define EL_ICFG_RAMWIDTH 0x00000008
  299. #define EL_ICFG_ROMSIZE_MASK (0x00000040 | 0x00000080)
  300. #define EL_ICFG_DISABLE_BASSD 0x00000100
  301. #define EL_ICFG_RAMLOC 0x00000200
  302. #define EL_ICFG_RAMPART (0x00010000 | 0x00020000)
  303. #define EL_ICFG_XCVRSEL (0x00100000 | 0x00200000 | 0x00400000)
  304. #define EL_ICFG_AUTOSEL 0x01000000
  306. #define EL_XCVR_10BT 0x00
  307. #define EL_XCVR_AUI 0x01
  308. #define EL_XCVR_RSVD_0 0x02
  309. #define EL_XCVR_COAX 0x03
  310. #define EL_XCVR_100BTX 0x04
  311. #define EL_XCVR_100BFX 0x05
  312. #define EL_XCVR_MII 0x06
  313. #define EL_XCVR_RSVD_1 0x07
  314. #define EL_XCVR_AUTO 0x08 /* 3c905B only */
  316. #define EL_MACCTRL_DEFER_EXT_END 0x0001
  317. #define EL_MACCTRL_DEFER_0 0x0002
  318. #define EL_MACCTRL_DEFER_1 0x0004
  319. #define EL_MACCTRL_DEFER_2 0x0008
  320. #define EL_MACCTRL_DEFER_3 0x0010
  321. #define EL_MACCTRL_DUPLEX 0x0020
  322. #define EL_MACCTRL_ALLOW_LARGE_PACK 0x0040
  323. #define EL_MACCTRL_EXTEND_AFTER_COL 0x0080 (3c905B only)
  324. #define EL_MACCTRL_FLOW_CONTROL_ENB 0x0100 (3c905B only)
  325. #define EL_MACCTRL_VLT_END 0x0200 (3c905B only)
  327. /*
  328.  * The 'reset options' register contains power-on reset values
  329.  * loaded from the EEPROM. This includes the supported media
  330.  * types on the card. It is also known as the media options register.
  331.  */
  332. #define EL_W3_MEDIA_OPT 0x08
  334. #define EL_MEDIAOPT_BT4 0x0001 /* MII */
  335. #define EL_MEDIAOPT_BTX 0x0002 /* on-chip */
  336. #define EL_MEDIAOPT_BFX 0x0004 /* on-chip */
  337. #define EL_MEDIAOPT_BT 0x0008 /* on-chip */
  338. #define EL_MEDIAOPT_BNC 0x0010 /* on-chip */
  339. #define EL_MEDIAOPT_AUI 0x0020 /* on-chip */
  340. #define EL_MEDIAOPT_MII 0x0040 /* MII */
  341. #define EL_MEDIAOPT_VCO 0x0100 /* 1st gen chip only */
  343. #define EL_MEDIAOPT_10FL 0x0100 /* 3x905B only, on-chip */
  344. #define EL_MEDIAOPT_MASK 0x01FF
  346. /* window 4 (diagnostics) */
  348. #define EL_W4_UPPERBYTESOK 0x0D
  349. #define EL_W4_BADSSD 0x0C
  350. #define EL_W4_MEDIA_STATUS 0x0A
  351. #define EL_W4_PHY_MGMT 0x08
  352. #define EL_W4_NET_DIAG 0x06
  353. #define EL_W4_FIFO_DIAG 0x04
  354. #define EL_W4_VCO_DIAG 0x02
  356. #define EL_W4_CTRLR_STAT 0x08
  357. #define EL_W4_TX_DIAG 0x00
  359. #define EL_MII_CLK 0x01
  360. #define EL_MII_DATA 0x02
  361. #define EL_MII_DIR 0x04
  363. #define EL_MEDIA_SQE 0x0008
  364. #define EL_MEDIA_10TP 0x00C0
  365. #define EL_MEDIA_LNK 0x0080
  366. #define EL_MEDIA_LNKBEAT 0x0800
  368. #define EL_MEDIASTAT_CRCSTRIP 0x0004
  369. #define EL_MEDIASTAT_SQEENB 0x0008
  370. #define EL_MEDIASTAT_COLDET 0x0010
  371. #define EL_MEDIASTAT_CARRIER 0x0020
  372. #define EL_MEDIASTAT_JABGUARD 0x0040
  373. #define EL_MEDIASTAT_LINKBEAT 0x0080
  374. #define EL_MEDIASTAT_JABDETECT 0x0200
  375. #define EL_MEDIASTAT_POLREVERS 0x0400
  376. #define EL_MEDIASTAT_LINKDETECT 0x0800
  377. #define EL_MEDIASTAT_TXINPROG 0x1000
  378. #define EL_MEDIASTAT_DCENB 0x4000
  379. #define EL_MEDIASTAT_AUIDIS 0x8000
  381. #define EL_NETDIAG_TEST_LOWVOLT 0x0001
  382. #define EL_NETDIAG_ASIC_REVMASK (0x0002|0x0004|0x0008|0x0010|0x0020)
  383. #define EL_NETDIAG_UPPER_BYTES_ENABLE 0x0040
  384. #define EL_NETDIAG_STATS_ENABLED 0x0080
  385. #define EL_NETDIAG_TX_FATALERR 0x0100
  386. #define EL_NETDIAG_TRANSMITTING 0x0200
  387. #define EL_NETDIAG_RX_ENABLED 0x0400
  388. #define EL_NETDIAG_TX_ENABLED 0x0800
  389. #define EL_NETDIAG_FIFO_LOOPBACK 0x1000
  390. #define EL_NETDIAG_MAC_LOOPBACK 0x2000
  391. #define EL_NETDIAG_ENDEC_LOOPBACK 0x4000
  392. #define EL_NETDIAG_EXTERNAL_LOOP 0x8000
  394. /* window 5 */
  396. #define EL_W5_STAT_ENB 0x0C
  397. #define EL_W5_INTR_ENB 0x0A
  398. #define EL_W5_RECLAIM_THRESH 0x09 /* 3c905B only */
  399. #define EL_W5_RX_FILTER 0x08
  400. #define EL_W5_RX_EARLYTHRESH 0x06
  401. #define EL_W5_TX_AVAILTHRESH 0x02
  402. #define EL_W5_TX_STARTTHRESH 0x00
  404. /* RX filter bits */
  405. #define EL_RXFILTER_INDIVIDUAL 0x01
  406. #define EL_RXFILTER_ALLMULTI 0x02
  407. #define EL_RXFILTER_BROADCAST 0x04
  408. #define EL_RXFILTER_ALLFRAMES 0x08
  409. #define EL_RXFILTER_MULTIHASH 0x10 /* 3c905B only */
  411. /* window 6 (stats) */
  412. #define EL_W6_TX_BYTES_OK 0x0C
  413. #define EL_W6_RX_BYTES_OK 0x0A
  414. #define EL_W6_UPPER_FRAMES_OK 0x09
  415. #define EL_W6_DEFERRED 0x08
  416. #define EL_W6_RX_OK 0x07
  417. #define EL_W6_TX_OK 0x06
  418. #define EL_W6_RX_OVERRUN 0x05
  419. #define EL_W6_COL_LATE 0x04
  420. #define EL_W6_COL_SINGLE 0x03
  421. #define EL_W6_COL_MULTIPLE 0x02
  422. #define EL_W6_SQE_ERRORS 0x01
  423. #define EL_W6_CARRIER_LOST 0x00
  425. /* window 7 (bus master control) */
  426. #define EL_W7_BM_ADDR 0x00
  427. #define EL_W7_BM_LEN 0x06
  428. #define EL_W7_BM_STATUS 0x0B
  429. #define EL_W7_BM_TIMEr 0x0A
  431. /* bus master control registers */
  433. #define EL_BM_PKTSTAT 0x20
  434. #define EL_BM_DOWNLISTPTR 0x24
  435. #define EL_BM_FRAGADDR 0x28
  436. #define EL_BM_FRAGLEN 0x2C
  437. #define EL_BM_TXFREETHRESH 0x2F
  438. #define EL_BM_UPPKTSTAT 0x30
  439. #define EL_BM_UPLISTPTR 0x38
  441. #define EL_LAST_FRAG 0x80000000
  443. /* descriptor registers and defines */    
  445. #define EL_MAXFRAGS 63
  446. #define EL_MIN_FRAMELEN 60
  448. #define EL_RXSTAT_LENMASK 0x00001FFF /* bits 0 to 12 length mask */
  449. #define EL_RXSTAT_UP_ERROR 0x00004000
  450. #define EL_RXSTAT_UP_CMPLT 0x00008000
  451. #define EL_RXSTAT_UP_OVERRUN 0x00010000
  452. #define EL_RXSTAT_RUNT 0x00020000
  453. #define EL_RXSTAT_ALIGN 0x00040000
  454. #define EL_RXSTAT_CRC 0x00080000
  455. #define EL_RXSTAT_OVERSIZE 0x00100000
  456. #define EL_RXSTAT_DRIBBLE 0x00800000
  457. #define EL_RXSTAT_UP_OFLOW 0x01000000
  458. #define EL_RXSTAT_IPCKERR 0x02000000 /* 3c905B only */
  459. #define EL_RXSTAT_TCPCKERR 0x04000000 /* 3c905B only */
  460. #define EL_RXSTAT_UDPCKERR 0x08000000 /* 3c905B only */
  461. #define EL_RXSTAT_BUFEN 0x10000000 /* 3c905B only */
  462. #define EL_RXSTAT_IPCKOK 0x20000000 /* 3c905B only */
  463. #define EL_RXSTAT_TCPCOK 0x40000000 /* 3c905B only */
  464. #define EL_RXSTAT_UDPCKOK 0x80000000 /* 3c905B only */
  466. #define EL_TXSTAT_LENMASK 0x00001FFF /* bits 0 to 12 length mask */
  467. #define EL_TXSTAT_CRCDIS 0x00002000
  468. #define EL_TXSTAT_TX_INTR 0x00008000
  469. #define EL_TXSTAT_DL_COMPLETE 0x00010000
  470. #define EL_TXSTAT_IPCKSUM 0x02000000 /* 3c905B only */
  471. #define EL_TXSTAT_TCPCKSUM 0x04000000 /* 3c905B only */
  472. #define EL_TXSTAT_UDPCKSUM 0x08000000 /* 3c905B only */
  473. #define EL_TXSTAT_DL_INTR 0x80000000
  475. #define EL_CAPABILITY_BM 0x20
  477. /* MII constants */
  478.     
  479. #define EL_MII_STARTDELIM 0x01
  480. #define EL_MII_READOP 0x02
  481. #define EL_MII_WRITEOP 0x01
  482. #define EL_MII_TURNAROUND 0x02
  484. /*
  485.  * The 3C905B adapters implement a few features that we want to
  486.  * take advantage of, namely the multicast hash filter. With older
  487.  * chips, you only have the option of turning on reception of all
  488.  * multicast frames.
  489.  */
  490.     
  491. #define EL_TYPE_905B 1
  492. #define EL_TYPE_90X 2
  493. #define EL_TIMEOUT 1000
  495. /* General constants . 3Com PCI vendor ID */
  497. #define TC_VENDORID 0x10B7
  499. /* 3Com chip device IDs.*/
  500.             
  501. #define TC_DEVICEID_BOOMERANG_10BT 0x9000
  502. #define TC_DEVICEID_BOOMERANG_10BT_COMBO 0x9001
  503. #define TC_DEVICEID_BOOMERANG_10_100BT 0x9050
  504. #define TC_DEVICEID_BOOMERANG_100BT4 0x9051
  505. #define TC_DEVICEID_CYCLONE_10BT 0x9004
  506. #define TC_DEVICEID_CYCLONE_10BT_COMBO 0x9005
  507. #define TC_DEVICEID_CYCLONE_10_100BT 0x9055
  508. #define TC_DEVICEID_CYCLONE_10_100BT4 0x9056
  509. #define TC_DEVICEID_CYCLONE_10_100FX 0x905A
  510. #define TC_DEVICEID_CYCLONE_10_100BT_SERV 0x9800
  511. #define TC_DEVICEID_CYCLONE_10FL 0x900A
  512. #define TC_DEVICEID_CYCLONE_10_100_COMBO 0x9058
  513. #define TC_DEVICEID_KRAKATOA_10BT_TPC 0x9006
  514. #define TC_DEVICEID_TORNADO_10_100BT 0x9200
  515. #define TC_DEVICEID_TORNADO_10_100BT_SERV 0x9805
  516. #define TC_DEVICEID_TORNADO_HOMECONNECT 0x4500
  517. #define TC_DEVICEID_HURRICANE_SOHO100TX 0x7646
  519. /*
  520.  * Texas Instruments PHY identifiers
  521.  *
  522.  * The ThunderLAN manual has a curious and confusing error in it.
  523.  * In chapter 7, which describes PHYs, it says that TI PHYs have
  524.  * the following ID codes, where xx denotes a revision:
  525.  *
  526.  * 0x4000501xx internal 10baseT PHY
  527.  * 0x4000502xx TNETE211 100VG-AnyLan PMI
  528.  *
  529.  * The problem here is that these are not valid 32-bit hex numbers:
  530.  * there's one digit too many. My guess is that they mean the internal
  531.  * 10baseT PHY is 0x4000501x and the TNETE211 is 0x4000502x since these
  532.  * are the only numbers that make sense.
  533.  */
  534. #define TI_PHY_VENDORID 0x4000
  535. #define TI_PHY_10BT 0x501F
  536. #define TI_PHY_100VGPMI 0x502F
  538. /*
  539.  * These ID values are for the NS DP83840A 10/100 PHY
  540.  */
  541. #define NS_PHY_VENDORID 0x2000
  542. #define NS_PHY_83840A 0x5C0F
  544. /*
  545.  * Level 1 10/100 PHY
  546.  */
  547. #define LEVEL1_PHY_VENDORID 0x7810
  548. #define LEVEL1_PHY_LXT970 0x000F
  550. /*
  551.  * Intel 82555 10/100 PHY
  552.  */
  553. #define INTEL_PHY_VENDORID 0x0A28
  554. #define INTEL_PHY_82555 0x015F
  556. /*
  557.  * SEEQ 80220 10/100 PHY
  558.  */
  559. #define SEEQ_PHY_VENDORID 0x0016
  560. #define SEEQ_PHY_80220 0xF83F
  563. /*
  564.  * PCI low memory base and low I/O base register, and
  565.  * other PCI registers. Note: some are only available on
  566.  * the 3c905B, in particular those that related to power management.
  567.  */
  569. #define EL_PCI_VENDOR_ID 0x00
  570. #define EL_PCI_DEVICE_ID 0x02
  571. #define EL_PCI_COMMAND 0x04
  572. #define EL_PCI_STATUS 0x06
  573. #define EL_PCI_CLASSCODE 0x09
  574. #define EL_PCI_LATENCY_TIMER 0x0D
  575. #define EL_PCI_HEADER_TYPE 0x0E
  576. #define EL_PCI_LOIO 0x10
  577. #define EL_PCI_LOMEM 0x14
  578. #define EL_PCI_BIOSROM 0x30
  579. #define EL_PCI_INTLINE 0x3C
  580. #define EL_PCI_INTPIN 0x3D
  581. #define EL_PCI_MINGNT 0x3E
  582. #define EL_PCI_MINLAT 0x0F
  583. #define EL_PCI_RESETOPT 0x48
  584. #define EL_PCI_EEPROM_DATA 0x4C
  586. /* 3c905B-only registers */
  587. #define EL_PCI_CAPID 0xDC /* 8 bits */
  588. #define EL_PCI_NEXTPTR 0xDD /* 8 bits */
  589. #define EL_PCI_PWRMGMTCAP 0xDE /* 16 bits */
  590. #define EL_PCI_PWRMGMTCTRL 0xE0 /* 16 bits */
  592. #define EL_PSTATE_MASK 0x0003
  593. #define EL_PSTATE_D0 0x0000
  594. #define EL_PSTATE_D1 0x0002
  595. #define EL_PSTATE_D2 0x0002
  596. #define EL_PSTATE_D3 0x0003
  597. #define EL_PME_EN 0x0010
  598. #define EL_PME_STATUS 0x8000
  600. #define PHY_UNKNOWN 6
  602. #define EL_PHYADDR_MIN 0x00
  603. #define EL_PHYADDR_MAX 0x1F
  605. #define EL_PHY_GENCTL 0x00
  606. #define EL_PHY_GENSTS 0x01
  607. #define EL_PHY_VENID 0x02
  608. #define EL_PHY_DEVID 0x03
  609. #define EL_PHY_ANAR 0x04
  610. #define EL_PHY_LPAR 0x05
  611. #define EL_PHY_ANEXP 0x06
  613. #define PHY_ANAR_NEXTPAGE 0x8000
  614. #define PHY_ANAR_RSVD0 0x4000
  615. #define PHY_ANAR_TLRFLT 0x2000
  616. #define PHY_ANAR_RSVD1 0x1000
  617. #define PHY_ANAR_RSVD2 0x0800
  618. #define PHY_ANAR_RSVD3 0x0400
  619. #define PHY_ANAR_100BT4 0x0200
  620. #define PHY_ANAR_100BTXFULL 0x0100
  621. #define PHY_ANAR_100BTXHALF 0x0080
  622. #define PHY_ANAR_10BTFULL 0x0040
  623. #define PHY_ANAR_10BTHALF 0x0020
  624. #define PHY_ANAR_PROTO4 0x0010
  625. #define PHY_ANAR_PROTO3 0x0008
  626. #define PHY_ANAR_PROTO2 0x0004
  627. #define PHY_ANAR_PROTO1 0x0002
  628. #define PHY_ANAR_PROTO0 0x0001
  630. /*
  631.  * These are the register definitions for the PHY (physical layer
  632.  * interface chip).
  633.  */
  635. /*
  636.  * PHY BMCR Basic Mode Control Register
  637.  */
  639. #define PHY_BMCR 0x00
  640. #define PHY_BMCR_RESET 0x8000
  641. #define PHY_BMCR_LOOPBK 0x4000
  642. #define PHY_BMCR_SPEEDSEL 0x2000
  643. #define PHY_BMCR_AUTONEGENBL 0x1000
  644. #define PHY_BMCR_RSVD0 0x0800 /* write as zero */
  645. #define PHY_BMCR_ISOLATE 0x0400
  646. #define PHY_BMCR_AUTONEGRSTR 0x0200
  647. #define PHY_BMCR_DUPLEX 0x0100
  648. #define PHY_BMCR_COLLTEST 0x0080
  649. #define PHY_BMCR_RSVD1 0x0040 /* write as zero, don't care */
  650. #define PHY_BMCR_RSVD2 0x0020 /* write as zero, don't care */
  651. #define PHY_BMCR_RSVD3 0x0010 /* write as zero, don't care */
  652. #define PHY_BMCR_RSVD4 0x0008 /* write as zero, don't care */
  653. #define PHY_BMCR_RSVD5 0x0004 /* write as zero, don't care */
  654. #define PHY_BMCR_RSVD6 0x0002 /* write as zero, don't care */
  655. #define PHY_BMCR_RSVD7 0x0001 /* write as zero, don't care */
  657. /*
  658.  * RESET: 1 == software reset, 0 == normal operation
  659.  * Resets status and control registers to default values.
  660.  * Relatches all hardware config values.
  661.  *
  662.  * LOOPBK: 1 == loopback operation enabled, 0 == normal operation
  663.  *
  664.  * SPEEDSEL: 1 == 100Mb/s, 0 == 10Mb/s
  665.  * Link speed is selected byt his bit or if auto-negotiation if bit
  666.  * 12 (AUTONEGENBL) is set (in which case the value of this register
  667.  * is ignored).
  668.  *
  669.  * AUTONEGENBL: 1 == Autonegotiation enabled, 0 == Autonegotiation disabled
  670.  * Bits 8 and 13 are ignored when autoneg is set, otherwise bits 8 and 13
  671.  * determine speed and mode. Should be cleared and then set if PHY configured
  672.  * for no autoneg on startup.
  673.  *
  674.  * ISOLATE: 1 == isolate PHY from MII, 0 == normal operation
  675.  *
  676.  * AUTONEGRSTR: 1 == restart autonegotiation, 0 = normal operation
  677.  *
  678.  * DUPLEX: 1 == full duplex mode, 0 == half duplex mode
  679.  *
  680.  * COLLTEST: 1 == collision test enabled, 0 == normal operation
  681.  */
  683. /* 
  684.  * PHY, BMSR Basic Mode Status Register 
  685.  */   
  686. #define PHY_BMSR 0x01
  687. #define PHY_BMSR_100BT4 0x8000
  688. #define PHY_BMSR_100BTXFULL 0x4000
  689. #define PHY_BMSR_100BTXHALF 0x2000
  690. #define PHY_BMSR_10BTFULL 0x1000
  691. #define PHY_BMSR_10BTHALF 0x0800
  692. #define PHY_BMSR_RSVD1 0x0400 /* write as zero, don't care */
  693. #define PHY_BMSR_RSVD2 0x0200 /* write as zero, don't care */
  694. #define PHY_BMSR_RSVD3 0x0100 /* write as zero, don't care */
  695. #define PHY_BMSR_RSVD4 0x0080 /* write as zero, don't care */
  696. #define PHY_BMSR_MFPRESUP 0x0040
  697. #define PHY_BMSR_AUTONEGCOMP 0x0020
  698. #define PHY_BMSR_REMFAULT 0x0010
  699. #define PHY_BMSR_CANAUTONEG 0x0008
  700. #define PHY_BMSR_LINKSTAT 0x0004
  701. #define PHY_BMSR_JABBER 0x0002
  702. #define PHY_BMSR_EXTENDED 0x0001
  704. /* ethernet media */
  706. #define IFM_ETHER 0x00000020
  707. #define IFM_10_T 3 /* 10BaseT - RJ45 */
  708. #define IFM_10_2 4 /* 10Base2 - Thinnet */
  709. #define IFM_10_5 5 /* 10Base5 - AUI */
  710. #define IFM_100_TX 6 /* 100BaseTX - RJ45 */
  711. #define IFM_100_FX 7 /* 100BaseFX - Fiber */
  712. #define IFM_100_T4 8 /* 100BaseT4 - 4 pair cat 3 */
  713. #define IFM_100_VG 9 /* 100VG-AnyLAN */
  714. #define IFM_100_T2 10 /* 100BaseT2 */
  716. /* Shared media sub-types */
  718. #define IFM_AUTO 0 /* Autoselect best media */
  719. #define IFM_MANUAL 1 /* Jumper/dipswitch selects media */
  720. #define IFM_NONE 2 /* Deselect all media */
  722. /* Shared options */
  724. #define IFM_FDX 0x00100000 /* Force full duplex */
  725. #define IFM_HDX 0x00200000 /* Force half duplex */
  726. #define IFM_FLAG0 0x01000000 /* Driver defined flag */
  727. #define IFM_FLAG1 0x02000000 /* Driver defined flag */
  728. #define IFM_FLAG2 0x04000000 /* Driver defined flag */
  729. #define IFM_LOOP 0x08000000 /* Put hardware in loopback */
  731. /* Masks */
  733. #define IFM_NMASK 0x000000e0 /* Network type */
  734. #define IFM_TMASK 0x0000000f /* Media sub-type */
  735. #define IFM_IMASK 0xf0000000 /* Instance */
  736. #define IFM_ISHIFT 28 /* Instance shift */
  737. #define IFM_OMASK 0x0000ff00 /* Type specific options */
  738. #define IFM_GMASK 0x0ff00000 /* Global options */
  740. /* Status bits */
  742. #define IFM_AVALID 0x00000001 /* Active bit valid */
  743. #define IFM_ACTIVE 0x00000002 /* Iface bound to working net */
  745.     
  746. /*
  747.  * fragment structure in a descriptor each descriptor can have upto
  748.  * 63 fragments
  749.  */
  750.     
  751. typedef struct elFrag
  752.     {
  753.     UINT32 fragAddr; /* fragment address */
  754.     UINT32 fragLen; /* fragment length */
  755.     } EL_FRAG;
  757. /* structure of a descriptor with multiple fragments */
  758.     
  759. typedef struct elDesc
  760.     {
  761.     UINT32 nextDesc; /* final entry has 0 nextptr */
  762.     UINT32 status; /* status of the descriptor */
  763.     EL_FRAG descFrag [EL_MAXFRAGS]; /* fragments */
  764.     } EL_DESC;
  766. /* structure of a descriptor with one fragment */
  768. typedef struct elDescOnefrag
  769.     {
  770.     UINT32 nextDesc; /* final entry has 0 nextptr */
  771.     UINT32 status; /* status of the descriptor */
  772.     EL_FRAG descFrag; /* one fragment only */
  773.     } EL_SIMPLE_DESC;
  775. /* structure of the recv and transmit descriptors laid out in memory */
  776.     
  777. typedef struct elDescBlk
  778.     {
  779.     EL_SIMPLE_DESC rxDescs [EL_UPD_CNT];
  780.     EL_DESC txDescs [EL_DND_CNT];
  781.     unsigned char descPad [EL_MIN_FRAMELEN];
  782.     } EL_DESC_BLK;
  784. /* structure of a linked list holding ptrs to descriptors */
  785.     
  786. typedef struct elChain
  787.     {
  788.     EL_DESC * pDesc;
  789.     M_BLK * pMblk;
  790.     struct elChain * pNextChain;
  791.     } EL_DESC_CHAIN;
  793. /* structure of a linked list holding ptrs to simple descriptors */    
  795. typedef struct elChainOnefrag
  796.     {
  797.     EL_SIMPLE_DESC * pDesc;
  798.     M_BLK * pMblk;
  799.     struct elChainOnefrag * pNextChain;
  800.     } EL_SIMPLE_DESC_CHAIN;
  802. /* structure of recv and transmit chains */
  803.     
  804. typedef struct elRxTxChain
  805.     {
  806.     EL_SIMPLE_DESC_CHAIN rxChain [EL_UPD_CNT];
  807.     EL_DESC_CHAIN txChain [EL_DND_CNT];
  808.     EL_SIMPLE_DESC_CHAIN * pRxHead;
  809.     EL_DESC_CHAIN * pTxHead;
  810.     EL_DESC_CHAIN * pTxTail;
  811.     EL_DESC_CHAIN * pTxFree;
  812.     } EL_RX_TX_CHAIN;
  813.     
  814. /* structure of the device type */
  815.     
  816. typedef struct elType
  817.     {
  818.     UINT16 vendorId;
  819.     UINT16 deviceId;
  820.     char * devName;
  821.     } EL_DEV_TYPE;
  823. /* structure of the media independant interface frame */
  824.     
  825. typedef struct elMiiFrame
  826.     {
  827.     UINT8 stDelim;
  828.     UINT8 opCode;
  829.     UINT8 phyAddr;
  830.     UINT8 regAddr;
  831.     UINT8 turnAround;
  832.     UINT16 data;
  833.     } EL_MII_FRAME;
  835. /* statistics structure */
  836.     
  837. typedef struct elStats
  838.     {
  839.     UINT8 carrierLost;
  840.     UINT8 sqeErrs;
  841.     UINT8 txMultiCollision;
  842.     UINT8 txSingleCollision;
  843.     UINT8 txLateCollision;
  844.     UINT8 rxOverrun;
  845.     UINT8 txFramesOk;
  846.     UINT8 rxFramesOk;
  847.     UINT8 txDeferred;
  848.     UINT8 upperFramesOk;
  849.     UINT16 rxBytesOk;
  850.     UINT16 txBytesOk;
  851.     UINT16 status;
  852.     } EL_STATS;
  853.     
  854. /* 3com 3c90x device control structure */
  855.     
  856. typedef struct el3c90xDevice
  857.     {
  858.     END_OBJ endObj;      /* The class we inherit from */
  859.     int  unit;      /* unit number of the device */
  860.     UINT32       flags;       /* Our local flags */
  861.     EL_DEV_TYPE * pPhyDevType; /* phy info */
  862.     UINT8 devType;     /* 3c90x or 3c905B */
  863.     UINT8 devPhyAddr;  /* PHY address */
  864.     UINT32 xCvr;      /* transciever */
  865.     UINT16 devMedia;    /* media */
  866.     UINT16 devCaps;     /* capabilities */
  867.     char * pDescMem;    /* descriptor memory pointer */
  868.     EL_DESC_BLK *   pDescBlk;    /* pointer to descriptor blk */
  869.     EL_RX_TX_CHAIN rxTxChain;   /* recv Transmit chains */
  870.     UINT32       devAdrs;     /* device structure address */
  871.     int                  ivec;        /* interrupt vector */
  872.     int                  intLevel;    /* interrupt level */
  873.     char * memAdrs;     /* 3COM memory pool base */
  874.     int          memSize;     /* 3COM memory pool size */
  875.     int          memWidth;    /* width of data port */
  876.     int          offset;      /* offset of data in the buffer */
  877.     int bufMtplr;   /* buffer multiplier */
  878.     UINT32 pciMemBase;  /* memory base as seen from PCI*/
  879.     UINT8 enetAddr[6]; /* ethernet address */
  880.     CACHE_FUNCS  cacheFuncs;  /* cache function pointers */
  881.     BOOL         txBlocked;   /* transmit flow control */
  882.     CL_POOL_ID   pClPoolId;   /* cluster pool Id */
  883.     M_CL_CONFIG mClCfg;      /* mBlk & cluster cfg structure */
  884.     CL_DESC clDesc;      /* cluster descriptor table */
  885.     } EL3C90X_DEVICE;
  887. #define EL_RX_GOODFRAMES(x) 
  888. ((x.upperFramesOk & 0x03) << 8) | x.rxFramesOk
  890. #define EL_TX_GOODFRAMES(x) 
  891. ((x.upperFramesOk & 0x30) << 4) | x.txFramesOk
  893. /*
  894.  * Macros to extract various bits of information from the media word.
  895.  */
  896. #define IFM_TYPE(x) ((x) & IFM_NMASK)
  897. #define IFM_SUBTYPE(x) ((x) & IFM_TMASK)
  898. #define IFM_INST(x) (((x) & IFM_IMASK) >> IFM_ISHIFT)
  900. /* macro to select a window */
  901.             
  902. #define EL_SEL_WIN(x)
  903. SYS_OUT_SHORT (pDrvCtrl, (pDrvCtrl->devAdrs + (UINT32)EL_COMMAND, 
  904.                                   EL_CMD_WINSEL | (x)))
  906. /*
  907.  * MII access routines are provided for adapters with external
  908.  * PHYs (3c905-TX, 3c905-T4, 3c905B-T4) and those with built-in
  909.  * autoneg logic that's faked up to look like a PHY (3c905B-TX).
  910.  * Note: if you don't perform the MDIO operations just right,
  911.  * it's possible to end up with code that works correctly with
  912.  * some chips/CPUs/processor speeds/bus speeds/etc but not
  913.  * with others.
  914.  */
  915. #define EL_MII_SET(x)                      
  916.         el3c90xCsrWriteWord (pDrvCtrl, EL_W4_PHY_MGMT,                       
  917.                              (el3c90xCsrReadWord(pDrvCtrl,                   
  918.                                                  EL_W4_PHY_MGMT,             
  919.                                                  EL_WIN_4) | (x)), EL_WIN_4)
  920.     
  921. #define EL_MII_CLR(x)                      
  922.         el3c90xCsrWriteWord (pDrvCtrl, EL_W4_PHY_MGMT,                       
  923.                              (el3c90xCsrReadWord(pDrvCtrl,                   
  924.                                                  EL_W4_PHY_MGMT,             
  925.                                                  EL_WIN_4) & ~(x)), EL_WIN_4)
  926.     
  928. /* board level/bus specific and architecture specific macros */
  929.     
  930. #if _BYTE_ORDER==_BIG_ENDIAN
  931. #define PCI_SWAP(x) LONGSWAP((int)(x))
  932. #define PCI_WORD_SWAP(x) ((LSB((USHORT)(x)) << 8) | MSB((USHORT)(x)))
  933. #else
  934. #define PCI_SWAP(x) (x)
  935. #define PCI_WORD_SWAP(x) (x)
  936. #endif
  937.     
  938. #if (CPU_FAMILY==I80X86)
  940. #ifndef EL3C90X_CACHE_VIRT_TO_PHYS
  941. #define EL3C90X_CACHE_VIRT_TO_PHYS(address) 
  942.         CACHE_DRV_VIRT_TO_PHYS (&pDrvCtrl->cacheFuncs, (address))
  943. #endif /* EL3C90X_CACHE_VIRT_TO_PHYS */
  944.     
  945. #ifndef SYS_OUT_LONG    
  946. #define SYS_OUT_LONG(pDrvCtrl,addr,value) 
  947.     { 
  948.     if (pDrvCtrl->flags & EL_MODE_MEM_IO_MAP) 
  949.         *((ULONG *)(addr)) = (value); 
  950.     else 
  951.         sysOutLong((int)(addr), (value)); 
  952.     }
  953. #endif /* SYS_OUT_LONG */
  955. #ifndef SYS_IN_LONG    
  956. #define SYS_IN_LONG(pDrvCtrl, addr, data) 
  957.     { 
  958.     if (pDrvCtrl->flags & EL_MODE_MEM_IO_MAP) 
  959.         ((data) = *((ULONG *)(addr))); 
  960.     else 
  961.         ((data) = sysInLong((int) (addr))); 
  962.     }
  963. #endif /* SYS_IN_LONG */
  965. #ifndef SYS_OUT_SHORT
  966. #define SYS_OUT_SHORT(pDrvCtrl,addr,value) 
  967.     { 
  968.     if (pDrvCtrl->flags & EL_MODE_MEM_IO_MAP) 
  969.         *((USHORT *)(addr)) = (value); 
  970.     else 
  971.         sysOutWord((int)(addr), (value)); 
  972.     }
  973. #endif /* SYS_OUT_SHORT */
  975. #ifndef SYS_IN_SHORT
  976. #define SYS_IN_SHORT(pDrvCtrl, addr, data) 
  977.     { 
  978.     if (pDrvCtrl->flags & EL_MODE_MEM_IO_MAP) 
  979.         ((data) = *((USHORT *)(addr)));
  980.     else 
  981.         ((data) = sysInWord((int) (addr))); 
  982.     }
  983. #endif /* SYS_IN_SHORT */
  985. #ifndef SYS_OUT_BYTE
  986. #define SYS_OUT_BYTE(pDrvCtrl,addr,value) 
  987.     { 
  988.     if (pDrvCtrl->flags & EL_MODE_MEM_IO_MAP) 
  989.         *((UCHAR *)(addr)) = (value); 
  990.     else 
  991.         sysOutByte((int)(addr), (value)); 
  992.     }
  993. #endif /* SYS_OUT_BYTE */
  995. #ifndef SYS_IN_BYTE
  996. #define SYS_IN_BYTE(pDrvCtrl, addr, data) 
  997.     { 
  998.     if (pDrvCtrl->flags & EL_MODE_MEM_IO_MAP) 
  999.         ((data) = *((UCHAR *)(addr))); 
  1000.     else 
  1001.         ((data) = sysInByte((int) (addr))); 
  1002.     }
  1003. #endif /* SYS_IN_BYTE */
  1004. #endif /* CPU_FAMILY == I80x86 */
  1005.     
  1006. #if defined(__STDC__) || defined(__cplusplus)
  1007. IMPORT END_OBJ * el3c90xEndLoad (char * initString);
  1008. IMPORT STATUS   el3c90xInitParse (EL3C90X_DEVICE * pDrvCtrl,
  1009.                                    char * initString);
  1010. #else
  1011. IMPORT END_OBJ * el3c90xEndLoad ();
  1012. IMPORT STATUS  el3c90xInitParse ();
  1013. #endif  /* __STDC__ */
  1014.     
  1015. #endif  /* _ASMLANGUAGE */
  1017. #ifdef __cplusplus
  1018. }
  1019. #endif
  1021. #endif  /* __INCel3c90xEndh */