开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
fei82557End.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：20k
源码类别：

VxWorks

开发平台：

C/C++

fei82557End.h：源码内容
  1. /* fei82557End.h - Intel 82557 network interface header */
  3. /* Copyright 1990-2001 Wind River Systems, Inc. */
  4. /*
  6. modification history
  7. --------------------
  8. 01k,20sep01,dat  Removing ANSI errors for diab compiler
  9. 01j,28sep00,jgn  remove physical to virtual translations (SPR 34891)
  10. 01i,13sep00,jkf  T3 SPR#33822 (aka T2 SPR's 33792, 33795, and 33796)
  11. 01i,11jun00,ham  removed reference to etherLib.
  12. 01h,06nov99,dat  Merge from tor3_x.bsp_drv_facility branch
  13. 01g,12nov99,mas  added typecasting to non-PPC FEI_XXXX_RD macros (SPR 24474)
  14. 01f,21mar99,jkf  Added PPC access routines needed for Yellowknife.
  15. 01e,21jul98,cn   Moved here some redefineable macros
  16. 01d,01apr98,cn   added vendor and device id definitions
  17. 01c,11mar98,cn   checked-in
  18. 01b,05mar98,cn   code clean-up after code review
  19. 01a,07nov97,cn  created from ../netif/if_fei.h, version 01c
  20. */
  22. #ifndef __INCfei82557Endh
  23. #define __INCfei82557Endh
  25. /* includes */
  27. #ifdef __cplusplus
  28. extern "C" {
  29. #endif
  31. #if ((CPU_FAMILY==I960) && (defined __GNUC__))
  32. #pragma align 1                 /* tell gcc960 not to optimize alignments */
  33. #endif /* CPU_FAMILY==I960 */
  35. /* defines */
  37. /*
  38.  * redefine the macro below in the bsp if you need to access the device
  39.  * registers/descriptors in a more suitable way.
  40.  */
  43. #if (CPU_FAMILY == PPC)
  45. #ifndef FEI_LONG_WR
  46. #define FEI_LONG_WR(addr, value) (sysOutLong ((ULONG) addr, (ULONG) value))
  47. #endif
  48.  
  49. #ifndef FEI_WORD_WR
  50. #define FEI_WORD_WR(addr, value) (sysOutWord ((ULONG) addr, (USHORT) value))
  51. #endif
  52.  
  53. #ifndef FEI_BYTE_WR
  54. #define FEI_BYTE_WR(addr, value) (sysOutByte ((ULONG) addr, (UCHAR) value))
  55. #endif
  56.  
  57. #ifndef FEI_LONG_RD
  58. #define FEI_LONG_RD(addr, value) (value = sysInLong ((ULONG) addr))
  59. #endif
  60.  
  61. #ifndef FEI_WORD_RD
  62. #define FEI_WORD_RD(addr, value) (value = sysInWord ((ULONG) addr))
  63. #endif
  64.  
  65. #ifndef FEI_BYTE_RD
  66. #define FEI_BYTE_RD(addr, value) (value = sysInByte ((ULONG) addr))
  67. #endif
  68.  
  69. #endif /* CPU_FAMILY == PPC */
  71. #ifndef FEI_LONG_WR
  72. #define FEI_LONG_WR(addr, value)                                        
  73.     (* (UINT32 *) (addr) = ((UINT32) (FEI_SWAP_LONG (value) & 0xffffffff)))
  74. #endif /* FEI_LONG_WR */
  75.  
  76. #ifndef FEI_WORD_WR
  77. #define FEI_WORD_WR(addr, value)                                        
  78.     (* (UINT16 *) (addr) = ((UINT16) (FEI_SWAP_WORD (value) & 0x0000ffff)))
  79. #endif /* FEI_WORD_WR */
  80.  
  81. #ifndef FEI_BYTE_WR
  82. #define FEI_BYTE_WR(addr, value)                                        
  83.     (* ((UINT8 *) (addr)) = ((UINT8) ((value) & 0x000000ff)))
  84. #endif /* FEI_BYTE_WR */
  85.  
  86. #ifndef FEI_LONG_RD
  87. #define FEI_LONG_RD(addr, value)                                        
  88.     (((value)) = (UINT32) FEI_SWAP_LONG (((*((UINT32 *)(addr))) & 
  89.      0xffffffff)))
  90. #endif /* FEI_LONG_RD */
  91.  
  92. #ifndef FEI_WORD_RD
  93. #define FEI_WORD_RD(addr, value)                                        
  94.     (((value)) = (UINT16) FEI_SWAP_WORD (((*((UINT16 *)(addr))) & 
  95.      0x0000ffff)))
  96. #endif /* FEI_WORD_RD */
  97.  
  98. #ifndef FEI_BYTE_RD
  99. #define FEI_BYTE_RD(addr, value)                                        
  100.     (((value)) = (UINT8) (((*((UINT8 *)(addr))) & 0x000000ff)))
  101. #endif /* FEI_BYTE_RD */
  102.  
  103. /*
  104.  * Default macro definitions for BSP interface.
  105.  * These macros can be redefined in a wrapper file, to generate
  106.  * a new module with an optimized interface.
  107.  */
  108.  
  109. #ifndef SYS_INT_CONNECT
  110. #define SYS_INT_CONNECT(pDrvCtrl, pFunc, arg, pRet)                         
  111.     {                                                                       
  112.     /* SPR 33796/33822 - init SYS_INT_CONNECT's return value" to ERROR */   
  113.     *pRet = ERROR;                                                          
  114.                                                                             
  115.     /* SPR 33792 - remove FEI_VECTOR checking from SYS_INT_CONNECT */       
  116.     /* SPR 33795 - add feiEndIntConnect NULL checking in SYS_INT_CONNECT */ 
  117.     if (feiEndIntConnect != NULL)                                           
  118.         {                                                                   
  119.         *pRet = (feiEndIntConnect) ((VOIDFUNCPTR*)                          
  120.                              INUM_TO_IVEC (FEI_VECTOR (pDrvCtrl)),          
  121.                              (pFunc), (int) (arg));                         
  122.         }                                                                   
  123.     }
  124. #endif /* SYS_INT_CONNECT */
  125.  
  126. #ifndef SYS_INT_DISCONNECT
  127. #define SYS_INT_DISCONNECT(pDrvCtrl, pFunc, arg, pRet)                      
  128.     {                                                                       
  129.     /* SPR 33796 - initialize SYS_INT_DISCONNECT's return value to ERROR */ 
  130.     *pRet = ERROR;                                                          
  131.                                                                             
  132.     /* SPR 33792 - remove FEI_VECTOR checking from SYS_INT_DISCONNECT */    
  133.     if (feiEndIntDisconnect != NULL)                                        
  134.         {                                                                   
  135.         *pRet = feiEndIntDisconnect ((VOIDFUNCPTR*)                         
  136.                               INUM_TO_IVEC (FEI_VECTOR (pDrvCtrl)),         
  137.                               (pFunc));                                     
  138.         }                                                                   
  139.     }
  140. #endif /* SYS_INT_DISCONNECT */
  141.  
  142. #ifndef SYS_INT_ENABLE
  143. #define SYS_INT_ENABLE(pDrvCtrl)                                            
  144. if (FEI_INT_ENABLE (pDrvCtrl))                                              
  145.     ((*(FUNCPTR) (FEI_INT_ENABLE (pDrvCtrl))) (pDrvCtrl->unit))
  146. #endif /*SYS_INT_ENABLE*/
  147.  
  148. #ifndef SYS_INT_DISABLE
  149. #define SYS_INT_DISABLE(pDrvCtrl)                                           
  150. if (FEI_INT_DISABLE (pDrvCtrl))                                             
  151.     ((*(FUNCPTR) (FEI_INT_DISABLE (pDrvCtrl))) (pDrvCtrl->unit))
  152. #endif /*SYS_INT_DISABLE*/
  153.  
  154. #ifndef SYS_INT_ACK
  155. #define SYS_INT_ACK(pDrvCtrl)                                               
  156. if (FEI_INT_ACK (pDrvCtrl))                                                 
  157.     ((*(FUNCPTR) (FEI_INT_ACK (pDrvCtrl))) (pDrvCtrl->unit))
  158. #endif /*SYS_INT_ACK*/
  159.  
  160. #ifndef LOCAL_TO_SYS_ADDR
  161. #define LOCAL_TO_SYS_ADDR(unit,localAddr)                                   
  162.     ((int) pDrvCtrl->board.sysLocalToBus ?                                  
  163.     (*pDrvCtrl->board.sysLocalToBus) (unit, localAddr) : localAddr)
  164. #endif /* LOCAL_TO_SYS_ADDR */
  165.  
  166. #ifndef SYS_TO_LOCAL_ADDR
  167. #define SYS_TO_LOCAL_ADDR(unit,sysAddr)                                     
  168.     ((int) pDrvCtrl->board.sysBusToLocal ?                                  
  169.     (*pDrvCtrl->board.sysBusToLocal)(unit, sysAddr) : sysAddr)
  170. #endif /* SYS_TO_LOCAL_ADDR */
  171.  
  172. /* Intel PRO-100B PCI specific definitions */
  173.  
  174. #define PRO100B_PCI_VENDOR_ID   0x8086  /* PCI vendor ID */
  175. #define PRO100B_PCI_DEVICE_ID   0x1229  /* PCI device ID */
  177. #define FEI82557_DEVICE_ID      0x1229  /* 82557 device ID */ 
  178.  
  179. #define MC_FEI MC_EI  /* temp */
  181. #define DEV_NAME        "fei"
  182. #define DEV_NAME_LEN    4
  183. #define DEF_NUM_CFDS    32                      /* default number of CFDs */
  184. #define DEF_NUM_RFDS    32                      /* default number of RFDs */
  185. #define FEI_100MBS      100000000               /* bits per sec */
  186. #define FEI_10MBS       10000000                /* bits per sec */
  187. #define EADDR_LEN       6                       /* ethernet address length */
  188. #define FEI_ADDR_LEN    EADDR_LEN               /* ethernet address length */
  189.  
  190. #define FEI_ACTION_TMO          0x01    /* action command timeout in seconds */
  191. #define FEI_SCB_TMO             0x01    /* SCB command timeout in seconds */
  192. #define FEI_INIT_TMO            0x01    /* 557 init timeout in seconds */
  193. #define FEI_TX_RESTART_TMO      0x01    /* tx restart watchdog timeout */
  194. #define FEI_TCB_TX_THRESH       0x10    /* Tx threshold value */
  195.  
  196. /* RFD and CFD size */
  197.  
  198. #define RFD_SIZE_HDR            16
  199. #define RFD_SIZE_PKT            (EH_SIZE + ETHERMTU + 2)
  200. #define RFD_SIZE_TRAIL          RFD_SIZE_PREV + RFD_SIZE_SW_NEXT
  201. #define RFD_SIZE_PREV           4
  202. #define RFD_SIZE_SW_NEXT 4
  203.  
  204. #define RFD_SIZE                ROUND_UP ((RFD_SIZE_HDR +               
  205.                                            RFD_SIZE_PKT +               
  206.                                            RFD_SIZE_TRAIL), 4)
  207.  
  208.  
  209. #define CFD_SIZE_HDR            8
  210. #define CFD_SIZE_DUMP           4
  211. #define CFD_SIZE_MULTIC         (2 + (6 * N_MCAST))
  212. #define CFD_SIZE_IA             8
  213. #define CFD_SIZE_NOP            0
  214. #define CFD_SIZE_PKT            (EH_SIZE + ETHERMTU + 2)
  215. #define CFD_SIZE_TCB            (8 + CFD_SIZE_PKT)
  216. #define CFD_SIZE_PREV           4
  217. #define CFD_SIZE_SW_NEXT 4
  218. #define CFD_SIZE_ACTION         1
  219. #define CFD_SIZE_TRAIL          (CFD_SIZE_PREV +
  220.  CFD_SIZE_SW_NEXT +
  221.  CFD_SIZE_ACTION)
  222. #define CFD_SIZE_CORE           CFD_SIZE_TCB
  223.  
  224. #define CFD_SIZE                ROUND_UP ((CFD_SIZE_HDR +               
  225.                                            CFD_SIZE_CORE +              
  226.                                            CFD_SIZE_TRAIL), 4)
  227.  
  228. /* frame descriptors definitions */
  229.  
  230. #define CFD_STAT_OFFSET         0x00                    /* status word */
  231. #define CFD_COMM_OFFSET         0x02                    /* command word */
  232. #define CFD_NEXT_OFFSET         0x04                    /* next frame */
  233. #define CFD_PREV_OFFSET         (CFD_SIZE - 4)          /* previous frame */
  234. #define CFD_TBD_OFFSET          0x08                    /* buffer descriptor*/
  235. #define CFD_COUNT_OFFSET        0x0c                    /* count field */
  236. #define CFD_NUM_OFFSET          0x0f                    /* buffer num  field */
  237. #define CFD_THRESH_OFFSET       0x0e                    /* threshold field */
  238. #define CFD_ACTION_OFFSET       (CFD_SIZE - 9)          /* action/transmit */
  239. #define CFD_SW_NEXT_OFFSET (CFD_SIZE - 8) /* s/w next link */
  240. #define CFD_PKT_OFFSET          (CFD_SIZE_HDR + 8)      /* packet data */
  241. #define CFD_IA_OFFSET           CFD_SIZE_HDR            /* individual address */
  242. #define CFD_MCOUNT_OFFSET       CFD_SIZE_HDR            /* mcount field */
  243. #define CFD_MC_OFFSET           (CFD_SIZE_HDR + 2)      /* mcast list */
  244.  
  245. #define RFD_STAT_OFFSET         0x00                    /* status word */
  246. #define RFD_COMM_OFFSET         0x02                    /* command word */
  247. #define RFD_NEXT_OFFSET         0x04                    /* next frame field */
  248. #define RFD_PREV_OFFSET         (RFD_SIZE - 4)          /* previous frame */
  249. #define RFD_SW_NEXT_OFFSET      (RFD_SIZE - 8)          /* s/w next frame */
  250. #define RFD_RBD_OFFSET          0x08                    /* buffer descriptor */
  251. #define RFD_COUNT_OFFSET        0x0c                    /* count field */
  252. #define RFD_SIZE_OFFSET         0x0e                    /* data size */
  253. #define RFD_PKT_OFFSET          (RFD_SIZE_HDR)          /* packet data*/
  254.  
  255. #define TBD_NOT_USED            0xffffffff            /* use semplified mode */
  256. #define RBD_NOT_USED            0xffffffff            /* use semplified mode */
  258. /* board specific infomation */
  260. typedef struct
  261.     {
  262.     UINT32 vector;               /* interrupt vector number */
  263.     UINT32 baseAddr;  /* memory base address for CSR */
  264.     UCHAR  enetAddr[6];  /* ethernet address */
  265.     int (*intEnable)(int unit);  /* board specific interrupt enable routine */
  266.     int (*intDisable)(int unit); /* board specific interrupt disable routine */
  267.     int (*intAck) (int unit);    /* interrupt ack */
  268.     UINT32 (*sysLocalToBus)(int unit,UINT32 localAdr);
  269.     UINT32 (*sysBusToLocal)(int unit,UINT32 sysAdr);
  271.     /* configuration parameters, user can override in the BSP */
  272.     UINT8 phyAddr;  /* PHY device address, valid addresses: 0-32 */
  273.     UINT8 phySpeed;  
  274.     UINT8 phyDpx;
  275.     UINT8 fill0;
  277.     UINT16 tcbTxThresh;
  279.     UINT16 others; /* allow you write all bits to Mode Control Register in the
  280.    PHY device, don't touch it unless you know what you're doing. */
  282.     UINT32 spare1;
  283.     UINT32 spare2;
  284.     UINT32 spare3;
  285.     UINT32 spare4;
  286.     } FEI_BOARD_INFO;
  288. /* constants needed within this file */
  290. #define FEI_MAX_UNITS 4 /* max units supported */
  291. #define FEI_CFD_DEF 32 /* default number of CFDs */
  292. #define FEI_RFD_DEF 32 /* default number of RFDs */
  293. #define FEI_RFD_LOAN 8 /* number RFDs that can be loaned */
  294. #define EH_SIZE 14   /* avoid structure padding issues */
  295. #define N_MCAST 12
  297. /* SCB registers offset definitions @@@ */
  298. #define SCB_STATUS      0x00            /* SCB status byte */
  299. #define SCB_CMD         0x02            /* SCB command byte */
  300. #define SCB_POINTER     0x04            /* SCB pointer */
  301. #define SCB_PORT        0x08            /* SCB port register */
  302. #define SCB_FLASH       0x0c            /* SCB flash control register */
  303. #define SCB_EEPROM      0x0e            /* SCB eeprom control register */
  304. #define SCB_MDI         0x10            /* SCB mdi control register */
  305. #define SCB_EARLYRX     0x14            /* SCB early receive */
  307. /* SCB Status Word byte mask definitions */
  309. #define SCB_S_RUMASK 0x3c /* RU status mask */
  310. #define SCB_S_RUIDLE 0x00 /* RU is idle */
  311. #define SCB_S_RUSUSP 0x04 /* RU is suspended */
  312. #define SCB_S_RUNORSR 0x08 /* RU no more resources */
  313. #define SCB_S_RURDY 0x10 /* RU is ready */
  314. #define SCB_S_RUSUSPNR 0x24 /* RU is suspended/no more resources */
  315. #define SCB_S_RUNORSRBD 0x28 /* RU no more resources/no more RBD's */
  316. #define SCB_S_RURDYBD 0x30 /* RU is ready/no more RBD's */
  317. #define SCB_S_CUMASK 0xc0 /* CU status mask */
  318. #define SCB_S_CUIDLE 0x00 /* CU is idle */
  319. #define SCB_S_CUSUSP 0x40 /* CU is suspended */
  320. #define SCB_S_CUACTIVE 0x80 /* CU is active */
  321. #define SCB_S_MASK      0xff
  323. /* SCB STAT/ACK byte bit mask definitions */
  325. #define SCB_S_STATMASK 0xfc00 /* stat mask */
  326. #define SCB_S_SWI 0x0400 /* software generated interrupt */
  327. #define SCB_S_MDI 0x0800 /* An MDI read or write cycle is done */
  328. #define SCB_S_RNR 0x1000 /* RU left the ready state */
  329. #define SCB_S_CNA 0x2000 /* CU left the active state */
  330. #define SCB_S_CI 0x2000 /* CU entered the idle state */
  331. #define SCB_S_FR 0x4000 /* RU finished receiveing a frame */
  332. #define SCB_S_CX 0x8000 /* CU finished a cmd with I bit set */
  333. #define SCB_S_TNO 0x8000 /* Tx command ended with not OK */
  335. /* SCB Command byte bit mask definitions */
  337. #define SCB_C_RUMASK 0x07 /* RU Command mask */
  338. #define SCB_C_RUNOP 0x00 /* NOP */
  339. #define SCB_C_RUSTART 0x01 /* RU start reception of frames */
  340. #define SCB_C_RURESUME 0x02 /* RU resume reception of frames */
  341. #define SCB_C_RUABORT 0x04 /* RU abort receiver immediately */
  342. #define SCB_C_RULDHDS 0x05 /* RU load header data size */
  343. #define SCB_C_RULDBASE 0x06 /* load RU base address */
  344. #define SCB_C_RURBDRSM 0x07 /* RBD resume */
  345. #define SCB_C_CUMASK 0x70 /* CU Command mask */
  346. #define SCB_C_CUNOP 0x00 /* NOP */
  347. #define SCB_C_CUSTART 0x10 /* CU start execution */
  348. #define SCB_C_CURESUME 0x20 /* CU resume execution */
  349. #define SCB_C_CULDDUMP 0x40 /* load dump counters address */
  350. #define SCB_C_CUDUMP 0x50 /* dump stat counters */
  351. #define SCB_C_CULDBASE 0x60 /* load CU base address */
  352. #define SCB_C_CUDUMPRST 0x70 /* dump and reset stat counters */
  353. #define SCB_CR_MASK     0xff
  355. /* SCB Interrupt Control byte bit mask definitions */
  357. #define SCB_C_M 0x01 /* interrupt mask */
  358. #define SCB_C_SI 0x02 /* software generated interrupt */
  359. #define SCB_C_RNR 0x10 /* RU ran out of resources */
  360. #define SCB_C_CNA 0x20 /* CU left active state (transmit) */
  361. #define SCB_C_FR 0x40 /* frame receive */
  363. /* PORT commands */
  365. #define FEI_PORT_RESET 0x0 /* PORT reset command */
  366. #define FEI_PORT_SELFTEST 0x1 /* PORT selftest command  */
  367. #define FEI_PORT_SELRESET 0x2 /* PORT selective reset command */
  368. #define FEI_PORT_DUMP 0x3 /* PORT dump command */
  370. /* Action Command Descriptions */
  372. /* special TCB-specific command block bit mask definitions */
  374. #define CFD_S_TX_DMA_U 0x1000 /* DMA underrun */
  375. #define TCB_CNT_EOF 0x8000 /* all data kept in TFD */
  376. #define CFD_C_TX_FLEX 0x0008 /* use flexible mode */
  379. /* special Diag-specific command block bit mask definitions */
  381. #define CFD_S_DIAG_F 0x0800 /* diag failed */
  383. /* Command Frame Description and defines */
  385. /* Action Status Word bit mask definitions */
  387. #define CFD_S_OK 0x2000 /* Command completed successfully */
  388. #define CFD_S_B         0x4000          /* CU starts access this CFD */
  389. #define CFD_S_COMPLETE 0x8000 /* Command complete */
  391. /* Action Command Word bit mask definitions */
  393. #define CFD_C_NOP 0x0000 /* No Operation */
  394. #define CFD_C_IASETUP 0x0001 /* Individual Address Setup */
  395. #define CFD_C_CONFIG 0x0002 /* Configure Chip */
  396. #define CFD_C_MASETUP 0x0003 /* Multicast Setup */
  397. #define CFD_C_XMIT 0x0004 /* Transmit (see below too ...) */
  398. #define CFD_C_DUMP 0x0006 /* Dump Registers */
  399. #define CFD_C_DIAG 0x0007 /* Diagnose */
  400. #define CFD_C_INT 0x2000 /* 557 interrupts CPU after execution */
  401. #define CFD_C_SUSP 0x4000 /* CU should suspend after execution */
  402. #define CFD_C_EL 0x8000 /* End of command list */
  404. /* 82557 Receive Frame Descriptors */
  406. /* RFD bit mask definitions */
  408. #define RFD_S_COLL 0x0001 /* collision during reception */
  409. #define RFD_S_IA 0x0002 /* individual address match */
  410. #define RFD_S_RXER 0x0010 /* receive error */
  411. #define RFD_S_LEN 0x0020 /* type/len field designator */
  412. #define RFD_S_SHORT 0x0080 /* frame too short */
  413. #define RFD_S_DMA 0x0100 /* DMA Overrun failure to get bus */
  414. #define RFD_S_RSRC 0x0200 /* received, but ran out of buffers */
  415. #define RFD_S_ALGN 0x0400 /* received misaligned with CRC error */
  416. #define RFD_S_CRC 0x0800 /* received with CRC error */
  417. #define RFD_S_OK 0x2000 /* frame received successfully */
  418. #define RFD_S_B         0x4000          /* RU begins accessing this RFD */
  419. #define RFD_S_COMPLETE 0x8000 /* frame reception complete */
  421. #define RFD_C_FLEX 0x0008 /* flexible mode */
  422. #define RFD_C_HEADER 0x0010 /* frame is a header */
  423. #define RFD_C_SUSP 0x4000 /* suspend RU after receiving frame */
  424. #define RFD_C_EL 0x8000 /* end of RFD list */
  426. #define RFD_CNT_F 0x4000 /* actual count updated */
  427. #define RFD_CNT_EOF 0x8000 /* end of frame */
  429. typedef UINT32 * FD_ID;
  430. typedef UINT32 * CSR_ID;
  431. typedef FD_ID    CFD_ID;
  432. typedef FD_ID    RFD_ID;
  434. /* EEPROM bit definitions */
  436. #define FEI_EESK 0x01 /* EEPROM shift clock */
  437. #define FEI_EECS 0x02 /* EEPROM chip select */
  438. #define FEI_EEDI 0x04 /* EEPROM data in */
  439. #define FEI_EEDO 0x08 /* EEPROM data out */
  442. /* Following defines should be in another header file */
  444. /* MDI definitions */
  446. #define MDI_READ   0x2
  447. #define MDI_WRITE  0x1
  448. #define MDI_CTRL_REG   0x0
  449. #define MDI_STATUS_REG 0x1
  451. /* MDI control register bit  */
  452. #define MDI_CR_COLL_TEST            0x80
  453. #define MDI_CR_FDX                  0x100       /* FDX =1, half duplex =0 */
  454. #define MDI_CR_RESTART              0x200       /* restart auto negotiation */
  455. #define MDI_CR_ISOLATE              0x400       /* isolate PHY from MII */
  456. #define MDI_CR_POWER_DOWN           0x800       /* power down */
  457. #define MDI_CR_SELECT               0x1000      /* auto speed select  */
  458. #define MDI_CR_100                  0x2000      /* 0 = 10mb, 1 = 100mb */
  459. #define MDI_CR_LOOPBACK             0x4000      /* 0 = normal, 1 = loopback */
  460. #define MDI_CR_RESET                0x8000      /* 0 = normal, 1 = PHY reset */
  462. /* MDI Status register bit definitions */
  463. #define MDI_SR_LINK_STATUS          0x4       /* link Status -- 1 = link */
  464. #define MDI_SR_AUTO_SELECT          0x8       /* auto speed select capable */
  465. #define MDI_SR_REMOTE_FAULT         0x10      /* Remote fault detect */
  466. #define MDI_SR_AUTO_NEG             0x20      /* auto negotiation complete */
  467. #define MDI_SR_10T_HALF_DPX         0x800     /* 10BaseT half duplex capable */
  468. #define MDI_SR_10T_FULL_DPX         0x1000    /* 10BaseT full duplex capable */
  469. #define MDI_SR_TX_HALF_DPX          0x2000    /* TX half duplex capable */
  470. #define MDI_SR_TX_FULL_DPX          0x4000     /* TX full duplex capable */
  471. #define MDI_SR_T4                   0x8000    /* T4 capable */
  473. #define PHY_100MBS      1
  474. #define PHY_10MBS       0
  475. #define PHY_AUTO_SPEED  2
  477. #define PHY_FULL_DPX    1
  478. #define PHY_HALF_DPX    0
  479. #define PHY_AUTO_DPX    2
  481. #define PHY_LINK_ERROR  0x10
  482. #define PHY_AUTO_FAIL   0x20
  484. /* PRO/100B definitions */
  486. #define EP100B_PCI_VENDOR_ID    0x8086          /* Intel vendor ID */
  487. #define EP100B_PCI_DEVICE_ID    0x1229          /* PRO/100B device ID */
  489. #if ((CPU_FAMILY==I960) && (defined __GNUC__))
  490. #pragma align 0                 /* turn off alignment requirement */
  491. #endif /* CPU_FAMILY==I960 */
  493. #ifdef __cplusplus
  494. }
  495. #endif
  497. #endif /* __INCfei82557Endh */