开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
ataDrv.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：20k
源码类别：

VxWorks

开发平台：

C/C++

ataDrv.h：源码内容
  1. /* ataDrv.h - ATA/IDE (LOCAL and PCMCIA) disk controller header */
  3. /* Copyright 1984-2002 Wind River Systems, Inc. */
  4. /*
  5. modification history
  6. --------------------
  7. 01h,29apr02,pmr  SPR 76487: changed ataDrv() arg configType from BOOL to int.
  8. 01g,09nov01,jac  SPR#67795, added definitions for ATAPI CDROM extensions.
  9. 01f,30oct97,db   added macro ATA_SWAP for big endian targets. changed some 
  10.                  elements in ATA_CTRL from short to UINT32.
  11. 01e,10dec97,ms   added usrAtaConfig prototype and ataResources import
  12. 01e,01nov96,hdn  added support for PCMCIA
  13. 01d,25sep96,hdn  added support for ATA-2
  14. 01c,18mar96,hdn  added ataShowInit().
  15. 01b,01mar96,hdn  cleaned up.
  16. 01a,02mar95,hdn  written based on ideDrv.h.
  17. */
  19. #ifndef __INCpcataDrvh
  20. #define __INCpcataDrvh
  22. #ifdef __cplusplus
  23. extern "C" {
  24. #endif
  26. #ifndef _ASMLANGUAGE
  29. #include "dosFsLib.h"
  30. #include "blkIo.h"
  31. #include "wdLib.h"
  32. #include "private/semLibP.h"
  33. #include "drv/pcmcia/pccardLib.h"
  35. IMPORT ATA_RESOURCE ataResources[];
  36. /* define swap macro for little/big endian machines */
  38. #if _BYTE_ORDER == _BIG_ENDIAN
  39. #   define ATA_SWAP(x) LONGSWAP(x)
  40. #else
  41. #   define ATA_SWAP(x) (x)
  42. #endif
  44. #define IDE_LOCAL 0  /* ctrl type: LOCAL(IDE) */
  45. #define ATA_PCMCIA 1 /* ctrl type: PCMCIA */
  47. #define ATA_MAX_CTRLS 2 /* max number of ATA controller */
  48. #define ATA_MAX_DRIVES 2 /* max number of ATA drives */
  50. typedef struct ataParams 
  51.     {
  52.     short config; /* general configuration */
  53.     short cylinders; /* number of cylinders */
  54.     short removcyl; /* number of removable cylinders */
  55.     short heads; /* number of heads */
  56.     short bytesTrack; /* number of unformatted bytes/track */
  57.     short bytesSec; /* number of unformatted bytes/sector */
  58.     short sectors; /* number of sectors/track */
  59.     short bytesGap; /* minimum bytes in intersector gap */
  60.     short bytesSync; /* minimum bytes in sync field */
  61.     short vendstat; /* number of words of vendor status */
  62.     char  serial[20]; /* controller serial number */
  63.     short type; /* controller type */
  64.     short size; /* sector buffer size, in sectors */
  65.     short bytesEcc; /* ecc bytes appended */
  66.     char  rev[8]; /* firmware revision */
  67.     char  model[40]; /* model name */
  68.     short multiSecs; /* RW multiple support. bits 7-0 ia max secs */
  69.     short reserved48; /* reserved */
  70.     short capabilities; /* capabilities */
  71.     short reserved50; /* reserved */
  72.     short pioMode; /* PIO data transfer cycle timing mode */
  73.     short dmaMode; /* single word DMA data transfer cycle timing */
  74.     short valid; /* field validity */
  75.     short currentCylinders; /* number of current logical cylinders */
  76.     short currentHeads; /* number of current logical heads */
  77.     short currentSectors; /* number of current logical sectors / track */
  78.     short capacity0; /* current capacity in sectors */
  79.     short capacity1; /* current capacity in sectors */
  80.     short multiSet; /* multiple sector setting */
  81.     short sectors0; /* total number of user addressable sectors */
  82.     short sectors1; /* total number of user addressable sectors */
  83.     short singleDma; /* single word DMA transfer */
  84.     short multiDma; /* multi word DMA transfer */
  85.     short advancedPio; /* flow control PIO transfer modes supported */
  86.     short cycletimeDma; /* minimum multiword DMA transfer cycle time */
  87.     short cycletimeMulti; /* recommended multiword DMA cycle time */
  88.     short cycletimePioNoIordy; /* min PIO transfer cycle time wo flow ctl */
  89.     short cycletimePioIordy; /* min PIO transfer cycle time w IORDY */
  90.     short reserved69; /* reserved */
  91.     short reserved70; /* reserved */
  93.     /* ATAPI */
  95.     short pktCmdRelTime; /* [71]Typical Time for Release after Packet */
  96.     short servCmdRelTime; /* [72]Typical Time for Release after SERVICE */
  97.     short majorRevNum; /* [73] Major Revision Number (0|FFFF if no) */
  98.     short minorVersNum; /* [74] Minor  Version Number (0|FFFF if no) */
  99.     short reserved75[53]; /* reserved */
  100.     short vendor[32]; /* vendor specific */
  101.     short reserved160[96]; /* reserved */
  102.     } ATA_PARAM;
  104. typedef enum /* ATAPI */
  105.     {
  106.     NON_DATA, /* non data command */
  107.     OUT_DATA,
  108.     IN_DATA
  109.     } t_data_dir;
  111. /* Device types */
  113. #define ATA_TYPE_NONE 0x00 /* device is faulty or not present */
  115. #define ATA_TYPE_ATA 0x01 /* ATA device */
  117. #define ATA_TYPE_ATAPI 0x02 /* ATAPI device */
  119. #define ATA_TYPE_INIT 255 /* device must be identified */
  121. /* Device  states */
  123. #define ATA_DEV_OK 0 /* device is OK */
  125. #define ATA_DEV_NONE 1 /* device absent or does not respond */
  127. #define ATA_DEV_DIAG_F 2 /* device diagnostic failed */
  129. #define ATA_DEV_PREAD_F 3 /* read device parameters failed */
  131. #define ATA_DEV_MED_CH 4 /* medium have been changed */
  133. #define ATA_DEV_NO_BLKDEV 5 /* No block device available */
  135. #define ATA_DEV_INIT 255 /* uninitialized device */
  137. typedef struct ataDev
  138.     {
  139.     BLK_DEV     blkDev; /* must be here */
  140.     int         ctrl; /* ctrl no.  0 - 1 */
  141.     int         drive; /* drive no. 0 - 1 */
  142.     int         blkOffset; /* sector offset */
  143.     int nBlocks; /* number of sectors */
  145.     char * pBuf; /* Current position in an user buffer */
  146.     char * pBufEnd; /* End of user buffer */
  147.     t_data_dir direction; /* Transfer direction */
  148.     int transCount; /* Number of transfer cycles */
  149.     int errNum; /* Error description message number */
  151.     /* ATAPI Registers contents */
  153.     uint8_t intReason; /* Interrupt Reason Register */
  154.     uint8_t status; /* Status Register */
  155.     uint16_t transSize; /* Byte Count Register */
  156.     } ATA_DEV;
  158. typedef struct ataDrive
  159.     {
  160.     ATA_PARAM param; /* geometry parameter */
  161.     short okMulti; /* MULTI: TRUE if supported */
  162.     short okIordy; /* IORDY: TRUE if supported */
  163.     short okDma; /* DMA:   TRUE if supported */
  164.     short okLba; /* LBA:   TRUE if supported */
  165.     short multiSecs; /* supported max sectors for multiple RW */
  166.     short pioMode; /* supported max PIO mode */
  167.     short singleDmaMode; /* supported max single word DMA mode */
  168.     short multiDmaMode; /* supported max multi word DMA mode */
  169.     short rwMode; /* RW mode: PIO[0,1,2,3,4] or DMA[0,1,2] */
  170.     short rwBits; /* RW bits: 16 or 32 */
  171.     short rwPio; /* RW PIO unit: single or multi sector */
  172.     short rwDma; /* RW DMA unit: single or multi word */
  174.     uint8_t state; /* device state */
  175.     uint8_t diagCode; /* diagnostic code */
  176.     uint8_t type; /* device type */
  177.     STATUS      (*Reset) /* pointer to reset function */
  178.         (
  179.         int ctrl,
  180.         int dev
  181.         );
  183.     ATA_DEV     *pAtaDev; /* pointer to ATA block device structure */
  184.     } ATA_DRIVE;
  186. typedef struct ataCtrl
  187.     {
  188.     ATA_DRIVE drive[ATA_MAX_DRIVES]; /* drives per controller */
  189.     SEMAPHORE syncSem; /* binary sem for syncronization */
  190.     SEMAPHORE muteSem; /* mutex  sem for mutual-exclusion */
  191.     WDOG_ID wdgId; /* watch dog */
  192.     BOOL wdgOkay; /* watch dog status */
  193.     int semTimeout; /* timeout seconds for sync semaphore */
  194.     int wdgTimeout; /* timeout seconds for watch dog */
  195.     int ctrlType; /* type of controller */
  196.     BOOL installed; /* TRUE if a driver is installed */
  197.     BOOL changed; /* TRUE if a card is installed */
  198.     int intLevel; /* interrupt level */
  199.     int intCount; /* interrupt count */
  200.     int intStatus; /* interrupt status */
  201.     int drives; /* number of drives in the controller */
  202.     UINT32 data; /* (RW) data register (16 bits) */
  203.     UINT32 error; /* (R)  error register */
  204.     UINT32 feature; /* (W)  feature or write-precompensation */
  205.     UINT32 seccnt; /* (RW) sector count */
  206.     UINT32 sector; /* (RW) first sector number */
  207.     UINT32 cylLo; /* (RW) cylinder low byte */
  208.     UINT32 cylHi; /* (RW) cylinder high byte */
  209.     UINT32 sdh; /* (RW) sector size/drive/head */
  210.     UINT32 command; /* (W)  command register */
  211.     UINT32 status; /* (R)  immediate status */
  212.     UINT32 aStatus; /* (R)  alternate status */
  213.     UINT32 dControl; /* (W)  disk controller control */
  214.     UINT32 dAddress; /* (R)  disk controller address */
  216.     int configType; /* or'd configuration flags     */
  217.     } ATA_CTRL;
  219. typedef struct ataType
  220.     {
  221.     int cylinders; /* number of cylinders */
  222.     int heads; /* number of heads */
  223.     int sectors; /* number of sectors per track */
  224.     int bytes; /* number of bytes per sector */
  225.     int precomp; /* precompensation cylinder */
  226.     } ATA_TYPE;
  228. typedef struct ataRaw
  229.     { /* this is for ATARAWACCESS ioctl */
  230.     UINT cylinder; /* cylinder (0 -> (cylindres-1)) */
  231.     UINT head; /* head (0 -> (heads-1)) */
  232.     UINT sector; /* sector (1 -> sectorsTrack) */
  233.     char *pBuf; /* pointer to buffer (bytesSector * nSecs) */
  234.     UINT nSecs; /* number of sectors (1 -> sectorsTrack) */
  235.     UINT direction; /* read=0, write=1 */
  236.     } ATA_RAW;
  239. #define ATA_SEM_TIMEOUT_DEF 5       /* default timeout for ATA sync sem */
  240. #define ATA_WDG_TIMEOUT_DEF 5       /* default timeout for ATA watch dog */
  243. /* ATA registers */
  245. #define ATA_DATA(base0) (base0 + 0) /* (RW) data register (16 bits) */
  246. #define ATA_ERROR(base0) (base0 + 1) /* (R)  error register     */
  247. #define ATA_FEATURE(base0) (base0 + 1) /* (W)  feature/precompensation */
  248. #define ATA_SECCNT(base0) (base0 + 2) /* (RW) sector count     */
  249. #define ATA_SECTOR(base0) (base0 + 3) /* (RW) first sector number     */
  250. #define ATA_CYL_LO(base0) (base0 + 4) /* (RW) cylinder low byte     */
  251. #define ATA_CYL_HI(base0) (base0 + 5) /* (RW) cylinder high byte     */
  252. #define ATA_SDH(base0) (base0 + 6) /* (RW) sector size/drive/head  */
  253. #define ATA_COMMAND(base0) (base0 + 7) /* (W)  command register     */
  254. #define ATA_STATUS(base0)  (base0 + 7) /* (R)  immediate status     */
  255. #define ATA_A_STATUS(base1) (base1 + 0) /* (R)  alternate status     */
  256. #define ATA_D_CONTROL(base1) (base1 + 0) /* (W)  disk controller control */
  257. #define ATA_D_ADDRESS(base1) (base1 + 1) /* (R)  disk controller address */
  260. /* diagnostic code */
  262. #define ATA_DIAG_OK 0x01
  264. /* control register */
  266. #define ATA_CTL_4BIT   0x8 /* use 4 head bits (wd1003) */
  267. #define ATA_CTL_RST  0x4 /* reset controller */
  268. #define ATA_CTL_IDS  0x2 /* disable interrupts */
  270. /* status register */
  272. #define ATA_STAT_ACCESS (ATA_STAT_BUSY | ATA_STAT_DRQ)
  273. /* device accessible */
  275. #define ATA_STAT_BUSY 0x80 /* controller busy */
  276. #define ATA_STAT_READY 0x40 /* selected drive ready */
  277. #define ATA_STAT_WRTFLT 0x20 /* write fault */
  278. #define ATA_STAT_SEEKCMPLT 0x10 /* seek complete */
  279. #define ATA_STAT_DRQ 0x08 /* data request */
  280. #define ATA_STAT_ECCCOR 0x04 /* ECC correction made in data */
  281. #define ATA_STAT_INDEX 0x02 /* index pulse from selected drive */
  282. #define ATA_STAT_ERR 0x01 /* error detect */
  284. /* size/drive/head register: addressing mode CHS or LBA */
  286. #define ATA_SDH_IBM 0xa0 /* chs, 512 bytes sector, ecc */
  287. #define ATA_SDH_LBA 0xe0 /* lba, 512 bytes sector, ecc */
  289. /* commands */
  291. #define ATA_CMD_RECALIB 0x10 /* recalibrate */
  292. #define ATA_CMD_SEEK 0x70 /* seek */
  293. #define ATA_CMD_READ 0x20 /* read sectors with retries */
  294. #define ATA_CMD_WRITE 0x30 /* write sectors with retries */
  295. #define ATA_CMD_FORMAT 0x50 /* format track */
  296. #define ATA_CMD_DIAGNOSE 0x90 /* execute controller diagnostic */
  297. #define ATA_CMD_INITP 0x91 /* initialize drive parameters */
  298. #define ATA_CMD_READP 0xEC /* identify */
  299. #define ATA_CMD_SET_FEATURE  0xEF /* set features */
  300. #define ATA_CMD_SET_MULTI 0xC6 /* set multi */
  301. #define ATA_CMD_READ_MULTI 0xC4 /* read multi */
  302. #define ATA_CMD_WRITE_MULTI 0xC5 /* write multi */
  304. /* ATAPI commands */
  306. #define ATA_PI_CMD_SRST 0x08 /* ATAPI Soft Reset */
  307. #define ATA_PI_CMD_PKTCMD 0xA0 /* ATAPI Pakcet Command */
  308. #define ATA_PI_CMD_IDENTD 0xA1 /* ATAPI Identify Device */
  309. #define ATA_PI_CMD_SERVICE 0xA2 /* Service */
  311. /* CDROM commands */
  313. #define CDROM_CMD_TEST_UNIT_READY  0x00     /* CDROM Test Unit Ready      */
  314. #define CDROM_CMD_REQUEST_SENSE    0x03     /* CDROM Request Sense        */
  315. #define CDROM_CMD_INQUIRY          0x12     /* CDROM Inquiry              */
  316. #define CDROM_CMD_READ_CDROM_CAP   0x25     /* CDROM Read CD-ROM Capacity */
  317. #define CDROM_CMD_READ_12          0xA8     /* CDROM Read (12)            */
  319. /* sub command of ATA_CMD_SET_FEATURE */
  321. #define ATA_SUB_ENABLE_8BIT 0x01 /* enable 8bit data transfer */
  322. #define ATA_SUB_ENABLE_WCACHE 0x02 /* enable write cache */
  323. #define ATA_SUB_SET_RWMODE 0x03 /* set transfer mode */
  324. #define ATA_SUB_DISABLE_RETRY 0x33 /* disable retry */
  325. #define ATA_SUB_SET_LENGTH 0x44 /* length of vendor specific bytes */
  326. #define ATA_SUB_SET_CACHE 0x54 /* set cache segments */
  327. #define ATA_SUB_DISABLE_LOOK 0x55 /* disable read look-ahead feature */
  328. #define ATA_SUB_DISABLE_REVE 0x66 /* disable reverting to power on def */
  329. #define ATA_SUB_DISABLE_ECC 0x77 /* disable ECC */
  330. #define ATA_SUB_DISABLE_8BIT 0x81 /* disable 8bit data transfer */
  331. #define ATA_SUB_DISABLE_WCACHE 0x82 /* disable write cache */
  332. #define ATA_SUB_ENABLE_ECC 0x88 /* enable ECC */
  333. #define ATA_SUB_ENABLE_RETRY 0x99 /* enable retries */
  334. #define ATA_SUB_ENABLE_LOOK 0xaa /* enable read look-ahead feature */
  335. #define ATA_SUB_SET_PREFETCH 0xab /* set maximum prefetch */
  336. #define ATA_SUB_SET_4BYTES 0xbb /* 4 bytes of vendor specific bytes */
  337. #define ATA_SUB_ENABLE_REVE 0xcc /* enable reverting to power on def */
  339. /* transfer modes of ATA_SUB_SET_RWMODE */
  341. #define ATA_PIO_DEF_W 0x00 /* PIO default trans. mode */
  342. #define ATA_PIO_DEF_WO 0x01 /* PIO default trans. mode, no IORDY */
  343. #define ATA_PIO_W_0 0x08 /* PIO flow control trans. mode 0 */
  344. #define ATA_PIO_W_1 0x09 /* PIO flow control trans. mode 1 */
  345. #define ATA_PIO_W_2 0x0a /* PIO flow control trans. mode 2 */
  346. #define ATA_PIO_W_3 0x0b /* PIO flow control trans. mode 3 */
  347. #define ATA_PIO_W_4 0x0c /* PIO flow control trans. mode 4 */
  348. #define ATA_DMA_SINGLE_0 0x10 /* singleword DMA mode 0 */
  349. #define ATA_DMA_SINGLE_1 0x11 /* singleword DMA mode 1 */
  350. #define ATA_DMA_SINGLE_2 0x12 /* singleword DMA mode 2 */
  351. #define ATA_DMA_MULTI_0 0x20 /* multiword DMA mode 0 */
  352. #define ATA_DMA_MULTI_1 0x21 /* multiword DMA mode 1 */
  353. #define ATA_DMA_MULTI_2 0x22 /* multiword DMA mode 2 */
  354. #define ATA_MAX_RW_SECTORS 0x100 /* max sectors per transfer */
  356. /* configuration flags: transfer mode, bits, unit, geometry */
  358. #define ATA_PIO_DEF_0 ATA_PIO_DEF_W /* PIO default mode */
  359. #define ATA_PIO_DEF_1 ATA_PIO_DEF_WO /* PIO default mode, no IORDY */
  360. #define ATA_PIO_0 ATA_PIO_W_0 /* PIO mode 0 */
  361. #define ATA_PIO_1 ATA_PIO_W_1 /* PIO mode 1 */
  362. #define ATA_PIO_2 ATA_PIO_W_2 /* PIO mode 2 */
  363. #define ATA_PIO_3 ATA_PIO_W_3 /* PIO mode 3 */
  364. #define ATA_PIO_4 ATA_PIO_W_4 /* PIO mode 4 */
  365. #define ATA_PIO_AUTO 0x000d /* PIO max supported mode */
  366. #define ATA_DMA_0 0x0002 /* DMA mode 0 */
  367. #define ATA_DMA_1 0x0003 /* DMA mode 1 */
  368. #define ATA_DMA_2 0x0004 /* DMA mode 2 */
  369. #define ATA_DMA_AUTO 0x0005 /* DMA max supported mode */
  370. #define ATA_MODE_MASK 0x000F /* transfer mode mask */
  372. #define ATA_BITS_16 0x0040 /* RW bits size, 16 bits */
  373. #define ATA_BITS_32 0x0080 /* RW bits size, 32 bits */
  374. #define ATA_BITS_MASK 0x00c0 /* RW bits size mask */
  376. #define ATA_PIO_SINGLE 0x0010 /* RW PIO single sector */
  377. #define ATA_PIO_MULTI 0x0020 /* RW PIO multi sector */
  378. #define ATA_PIO_MASK 0x0030 /* RW PIO mask */
  380. #define ATA_DMA_SINGLE 0x0400 /* RW DMA single word */
  381. #define ATA_DMA_MULTI 0x0800 /* RW DMA multi word */
  382. #define ATA_DMA_MASK 0x0c00 /* RW DMA mask */
  384. #define ATA_GEO_FORCE 0x0100 /* set geometry in the table */
  385. #define ATA_GEO_PHYSICAL 0x0200 /* set physical geometry */
  386. #define ATA_GEO_CURRENT 0x0300 /* set current geometry */
  387. #define ATA_GEO_MASK 0x0300 /* geometry mask */
  390. /****************************** ATAPI Devices ******************************/
  392. /* config */
  394. #define CONFIG_PROT_TYPE 0xc000 /* Protocol Type */
  395. #define CONFIG_PROT_TYPE_ATAPI 0x8000 /* ATAPI */
  397. #define CONFIG_DEV_TYPE 0x1f00 /* Device Type */
  398. #define CONFIG_DEV_TYPE_CD_ROM 0x0500
  400. #define CONFIG_REMOVABLE 0x0080 /* Removable */
  402. #define CONFIG_PKT_TYPE 0x0060 /* CMD DRQ Type */
  403. #define CONFIG_PKT_TYPE_MICRO 0x0000 /* Microprocessor DRQ */
  404. #define CONFIG_PKT_TYPE_INTER 0x0020 /* Interrupt DRQ */
  405. #define CONFIG_PKT_TYPE_ACCEL 0x0040 /* Accelerated DRQ */
  407. #define CONFIG_PKT_SIZE 0x0003 /* Command Packet Size */
  408. #define CONFIG_PKT_SIZE_12 0x0000 /* 12 bytes */
  410. /* capabilities */
  412. #define CAPABIL_DMA 0x0100 /* DMA Supported */
  413. #define CAPABIL_LBA 0x0200 /* LBA Supported */
  414. #define CAPABIL_IORDY_CTRL 0x0400 /* IORDY can be disabled */
  415. #define CAPABIL_IORDY 0x0800 /* IORDY Supported */
  416. #define CAPABIL_OVERLAP 0x2000 /* Overlap Operation Supported */
  418. /* valid */
  420. #define FIELDS_VALID 0x0002
  422. /* singleDma */
  423.  
  424. #define SINGLEDMA_MODE 0xff00 /* 15-8: mode active */
  425. #define SINGLEDMA_SUPPORT 0x00ff /* 7-0: modes supported */
  427. /* multiDma */
  428.  
  429. #define MULTIDMA_MODE 0xff00 /* 15-8: mode active */
  430. #define MULTIDMA_SUPPORT 0x00ff /* 7-0: modes supported */
  432. /* advPio */
  434. #define ADVPIO_MODE3 0x0001 /* The Device supports PIO Mode 3 */
  436. /* ATAPI registers */
  438. #define ATAPI_DATA pCtrl->data /* ATA_DATA (RW) data reg. (16 bits) */
  439. #define ATAPI_ERROR pCtrl->error /* ATA_ERROR (R) error reg. */
  440. #define ATAPI_FEATURE pCtrl->feature /* ATA_FEATURE (W) feature reg. */
  441. #define ATAPI_INTREASON pCtrl->seccnt /* ATA_SECCNT (R) interrupt reason */
  442. #define ATAPI_BCOUNT_LO pCtrl->cylLo /* ATA_CYL_LO (RW) byte count (low) */
  443. #define ATAPI_BCOUNT_HI pCtrl->cylHi /* ATA_CYL_HI (RW) byte count (high) */
  444. #define ATAPI_D_SELECT pCtrl->sdh /* ATA_SDH (RW) drive select reg. */
  445. #define ATAPI_STATUS pCtrl->status  /* ATA_STATUS (R) status reg. */
  446. #define ATAPI_COMMAND pCtrl->command /* ATA_COMMAND (W) command reg. */
  447. #define ATAPI_D_CONTROL pCtrl->dControl /* ATA_D_CONTROL (W) device control */
  449. /* Error Register */
  451. #define ERR_SENSE_KEY 0xf0 /* Sense Key mask */
  452. #define SENSE_NO_SENSE 0x00 /* no sense sense key */
  453. #define SENSE_RECOVERED_ERROR 0x10 /* recovered error sense key */
  454. #define SENSE_NOT_READY 0x20 /* not ready sense key */
  455. #define SENSE_MEDIUM_ERROR 0x30 /* medium error sense key */
  456. #define SENSE_HARDWARE_ERROR 0x40 /* hardware error sense key */
  457. #define SENSE_ILLEGAL_REQUEST 0x50 /* illegal request sense key */
  458. #define SENSE_UNIT_ATTENTION 0x60 /* unit attention sense key */
  459. #define SENSE_DATA_PROTECT 0x70 /* data protect sense key */
  460. #define SENSE_ABBORTED_COMMAND 0xb0 /* aborted command sense key */
  461. #define SENSE_MISCOMPARE 0xe0 /* miscompare sense key */
  462. #define ERR_MCR 0x08 /* Media Change Requested */
  463. #define ERR_ABRT 0x04 /* Aborted command */
  464. #define ERR_EOM  0x02 /* End Of Media */
  465. #define ERR_ILI  0x01 /* Illegal Length Indication */
  467. /* Feature Register */
  469. #define FEAT_OVERLAP 0x02 /* command may be overlapped */
  470. #define FEAT_DMA 0x01 /* data will be transferred via DMA */
  472. /* Interrupt Reason Register */
  474. #define INTR_RELEASE 0x04 /* Bus released before completing the command */
  475. #define INTR_IO 0x02 /* 1 - In to the Host; 0 - Out to the device */
  476. #define INTR_COD 0x01 /* 1 - Command; 0 - user Data */
  478. /* Drive Select Register */
  480. #define DSEL_FILLER 0xa0 /* to fill static fields */
  481. #define DSEL_DRV 0x10 /* Device 0 (DRV=0) or 1 (DRV=1) */
  483. /* Status Register */
  485. #define STAT_BUSY 0x80 /* controller busy */
  486. #define STAT_READY 0x40 /* selected drive ready */
  488. #define STAT_DMA_READY 0x20 /* ready to a DMA data transfer */
  490. #define STAT_WRTFLT 0x20 /* write fault */
  492. #define STAT_SERVICE 0x10 /* service or interrupt request */
  494. #define STAT_SEEKCMPLT 0x10 /* seek complete */
  495. #define STAT_DRQ 0x08 /* data request */
  496. #define STAT_ECCCOR 0x04 /* ECC correction made in data */
  497. #define STAT_ERR 0x01 /* error detect */
  499. /* Device Control Register */
  501. #define CTL_FILLER 0x8 /* bit 3 must be always set */
  502. #define CTL_RST 0x4 /* reset controller */
  503. #define CTL_IDS 0x2 /* disable interrupts */
  505. /**********************************************************************/
  507. /* function declarations */
  509. #if defined(__STDC__) || defined(__cplusplus)
  511. extern STATUS ataDrv (int ctrl, int drives, int vector, int level,
  512.  int configType, int semTimeout,
  513.  int wdgTimeout);
  514. extern BLK_DEV *ataDevCreate (int ctrl, int drive, int nBlks, int offset);
  515. extern STATUS ataRawio (int ctrl, int drive, ATA_RAW *pAtaRaw);
  516. extern void ataShowInit (void);
  517. extern STATUS ataShow (int ctrl, int drive);
  518. extern int usrAtaPartition (int ctrl, int drive, DOS_PART_TBL *pPart);
  519. extern STATUS   usrAtaConfig (int ctrl, int drive, char *fileName);
  520. extern void     usrAtaInit (void);
  522. #else
  524. extern STATUS ataDrv ();
  525. extern BLK_DEV *ataDevCreate ();
  526. extern STATUS ataRawio ();
  527. extern void ataShowInit ();
  528. extern STATUS ataShow ();
  529. extern int usrAtaPartition ();
  530. extern STATUS   usrAtaConfig ();
  531. extern void     usrAtaInit ();
  533. #endif  /* __STDC__ */
  536. #endif  /* _ASMLANGUAGE */
  538. #ifdef __cplusplus
  539. }
  540. #endif
  542. #endif /* __INCpcataDrvh */