开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
if_esmc.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：10k
源码类别：

VxWorks

开发平台：

C/C++

if_esmc.h：源码内容
  1. /* if_esmc.h - SMC 91c9x network interface header */ 
  3. /* Copyright 1984-1996 Wind River Systems, Inc. */
  5. /*
  6. modification history
  7. --------------------
  8. 01a,09may96,hdn  written. 
  9. */
  12. #ifndef INCif_esmch
  13. #define INCif_esmch
  15. #ifdef __cplusplus
  16. extern "C" {
  17. #endif
  20. #define ESMC_BUFSIZE 1536 /* RX/TX buffer size in task level */
  21. #define ESMC_BUFSIZE_INT  (1536*6) /* RX buffer size in int level */
  22. #define ESMC_PACKETS 18 /* max number of packets */
  23. #define ESMC_INDEXES (18*6) /* max received packets in int level */
  24. #define ESMC_9190 3 /* SMC 91c90 */
  25. #define ESMC_9194 4 /* SMC 91c94 */
  26. #define ESMC_9195 5 /* SMC 91c95 */
  27. #define ESMC_91100 7 /* SMC 91c100 */
  28. #define ESMC_INTR_TIMEOUT 2 /* interrupt timeout */
  29. #define ESMC_ALLOC_TIMEOUT 8 /* mem allocation timeout */
  30. #define ESMC_BANK_SELECT 0x0E /* see chip mauual for details */
  31. #define ESMC_RXING 0x01 /* receving */
  32. #define ESMC_TXING 0x02 /* transmitting */
  34. typedef struct 
  35.     {
  36.     struct arpcom es_ac; /* ethernet common part */
  37. #define es_if     es_ac.ac_if
  38. #define es_enaddr es_ac.ac_enaddr
  39.     int    ioAddr; /* device I/O address */
  40.     int    intVec; /* interrupt vector */
  41.     int    intLevel; /* interrupt level */
  42.     int    config; /* 10BaseT or AUI */
  43.     int    mode; /* 10BaseT or AUI */
  44.     SEMAPHORE  esmcSyncSem; /* syncronization semaphore */
  45.     char * pBuft; /* pointer to rx/tx buffer */
  46.     char   buft[ESMC_BUFSIZE + 8]; /* rx/tx buffer + alignment pad */
  47.     char * pBufi; /* pointer to rx buffer */
  48.     char * bufi; /* rx buffer + alignment pad */
  49.     char * pStart; /* start pointer for rx buf */
  50.     char * pIn; /* input pointer for rx buf */
  51.     char * pOut; /* output pointer for rx buf */
  52.     char * pEnd; /* end pointer for rx buf */
  53.     char * packetAddr[ESMC_INDEXES]; /* packet address */
  54.     int    packetLen[ESMC_INDEXES]; /* packet length */
  55.     int    indexIn; /* index for interrupt */
  56.     int    indexOut; /* index for output */
  57.     int    nIndex; /* number of indexes */
  58.     u_int  interrupt; /* counter for interrupt */
  59.     u_int  intRcv; /* counter for interrupt */
  60.     u_int  intTx; /* counter for interrupt */
  61.     u_int  intTxempty; /* counter for interrupt */
  62.     u_int  intAlloc; /* counter for interrupt */
  63.     u_int  intOverrun; /* counter for interrupt */
  64.     u_int  intEph; /* counter for interrupt */
  65.     u_int  intErcv; /* counter for interrupt */
  66.     u_int  lostCarr; /* lost carr */
  67.     u_int  allocTimeout; /* allocation timeout */
  68.     u_int  allocFailed; /* allocation failed */
  69.     char   flags; /* misc control flags */
  70.     } ESMC_SOFTC;
  73. /* BANK 0 I/O Space mapping */
  75. #define ESMC_TCR  0x0 /* transmit control register */
  76. #define ESMC_EPH  0x2 /* EPH status register */
  77. #define ESMC_RCR 0x4 /* receive control register */
  78. #define ESMC_COUNTER     0x6 /* counter register */
  79. #define ESMC_MIR         0x8 /* memory information register */
  80. #define ESMC_MCR 0xA /* memory configuration register */
  82. /* Transmit Control Register */
  84. #define ESMC_TCR_EPH_LOOP 0x2000 /* internal loopback at EPH block */
  85. #define ESMC_TCR_STP_SQET 0x1000 /* stop trans on signal quality error */
  86. #define ESMC_TCR_FDUPLX 0x0800 /* enable full duplex */
  87. #define ESMC_TCR_MON_CNS 0x0400 /* monitors the carrier while trans */
  88. #define ESMC_TCR_NOCRC 0x0100 /* NOT append CRC to frame if set */
  89. #define ESMC_TCR_PAD 0x0080 /* pad short frames to 64 bytes */
  90. #define ESMC_TCR_FORCOL 0x0040 /* force collision, then auto resets */
  91. #define ESMC_TCR_LOOP 0x0020 /* internal loopback */
  92. #define ESMC_TCR_TXEN 0x0001 /* transmit enabled when set */ 
  93. #define ESMC_TCR_RESET 0x0000 /* Disable the transmitter */
  95. /* EPH Status Register - stores status of last transmitted frame */
  97. #define ESMC_TS_TXUNRN 0x8000 /* tramsmit under run */
  98. #define ESMC_TS_LINK_OK 0x4000 /* twisted pair link cond */  
  99. #define ESMC_TS_RX_OVRN 0x2000 /* on FIFO overrun... */
  100. #define ESMC_TS_CTR_ROL 0x1000 /* counter rollover */
  101. #define ESMC_TS_EXC_DEF 0x0800 /* excessive deferal */
  102. #define ESMC_TS_LOST_CARR 0x0400 /* ## lost carrier sense */
  103. #define ESMC_TS_LATCOL 0x0200 /* ## late collision */
  104. #define ESMC_TS_TX_DEFR 0x0080 /* transmit deferred - auot cleared */
  105. #define ESMC_TS_LTX_BRD 0x0040 /* last frame was broascast packet */
  106. #define ESMC_TS_SQET 0x0020 /* ## signal quality error test */
  107. #define ESMC_TS_16COL 0x0010 /* ## 16 collisions reached */
  108. #define ESMC_TS_LXT_MULT 0x0008 /* last frame was multicast */
  109. #define ESMC_TS_MULCOL 0x0004 /* multiple collision detected */
  110. #define ESMC_TS_SNGLCOL 0x0002 /* single collision detected */   
  111. #define ESMC_TS_TX_SUC 0x0001 /* last Transmit was successful */
  112.                                   /* ## indicates fatal error */
  113. /* Recieve control register */
  115. #define ESMC_RCR_EPH_RST 0x8000 /* software activated reset */
  116. #define ESMC_RCR_FILT_CAR 0x4000 /* filter carrier sense 12 bits */           
  117. #define ESMC_RCR_STRIP_CRC 0x0200 /* when set, strips CRC */
  118. #define ESMC_RCR_RXEN 0x0100 /* ENABLE reciever */
  119. #define ESMC_RCR_ALMUL 0x0004 /* receive all multicast packets */
  120. #define ESMC_RCR_PRMS 0x0002 /* enable promiscuous mode */
  121. #define ESMC_RCR_RX_ABORT 0x0001 /* set if reciever overrun */          
  122. #define ESMC_RCR_RESET 0x0 /* set it to a base state */
  124. /* Memory Information Register */
  126. #define ESMC_MIR_FREE MIR /* read at any time for free mem */
  127. #define ESMC_MIR_SIZE MIR+1 /* determine amount of onchip mem */
  130. /* BANK 1 I/O Space mapping */
  132. #define ESMC_CONFIG 0x0 /* configuration register */
  133. #define ESMC_BASE 0x2 /* base address register */
  134. #define ESMC_ADDR_0 0x4 /* individual address register 0 */
  135. #define ESMC_ADDR_1 0x6 /* individual address register 1 */
  136. #define ESMC_ADDR_2 0x8 /* individual address register 2 */
  137. #define ESMC_GENERAL 0xA /* general purpose register */
  138. #define ESMC_CONTROL 0xC /* control register */
  140. /* Configuration register */
  142. #define ESMC_CFG_NO_WAIT_ST 0x1000 /* when set */
  143. #define ESMC_CFG_FULL_STEP 0x0400 /* AUI, use full step signaling */
  144. #define ESMC_CFG_SET_SQLCH 0x0200 /* when set squelch level is 240mV */
  145. #define ESMC_CFG_AUI_SELECT 0x0100 /* when set use AUI */
  146. #define ESMC_CFG_16BIT 0x0080 /* usually auto set   16/8 selection */ 
  147. #define ESMC_CFG_DIS_LINK 0x0040 /* disables link test, TP only */
  148. #define ESMC_INT_INTR_ZERO 0xf9 /* mask to clear interrrupt setting */
  149. #define ESMC_INT_SEL_INTR0 0x0
  150. #define ESMC_INT_SEL_INTR1 0x2
  151. #define ESMC_INT_SEL_INTR2 0x4
  152. #define ESMC_INT_SEL_INTR3 0x6
  154. /* Control Register */
  156. #define ESMC_CTL_RCV_BAD 0x4000 /* when set bad CRC packets received */
  157. #define ESMC_CTL_PWEDN 0x2000 /* high puts chip in powerdown mode */
  158. #define ESMC_CTL_AUTO_RELEASE 0x0800 /* transmit memory auto released */
  159. #define ESMC_CTL_LE_ENABLE 0x0080 /* Link error enable */
  160. #define ESMC_CTL_CR_ENABLE 0x0040 /* counter rollover enable */
  161. #define ESMC_CTL_TE_ENABLE 0x0020 /* transmit error enable */
  162. #define ESMC_CTL_EPROM_SELECT 0x0004 /* EEprom access bit */
  165. /* BANK 2 I/O Space mapping */
  167. #define ESMC_MMU 0x0 /* MMU command register */
  168. #define ESMC_PNR 0x2 /* packet number register */
  169. #define ESMC_ARR 0x3 /* allocation result register */
  170. #define ESMC_FIFO 0x4 /* FIFO ports register */
  171. #define ESMC_PTR 0x6 /* pointer register */
  172. #define ESMC_DATA_1 0x8 /* data register 1 */
  173. #define ESMC_DATA_2 0xA /* data register 2 */
  174. #define ESMC_INT_STAT 0xC /* int status & acknowledge register */
  175. #define ESMC_INT_ACK 0xC /* int status & acknowledge register */
  176. #define ESMC_INT_MASK 0xD /* int mask register */
  178. /* MMU Command Register */
  180. #define ESMC_MMU_BUSY 0x0001 /* set if MMU busy */
  181. #define ESMC_MMU_ALLOC 0x0020 /* get memory from chip memory/256 */
  182. #define ESMC_MMU_NOP 0x0000
  183. #define ESMC_MMU_RESET 0x0040
  184. #define ESMC_MMU_RX_REMOVE 0x0060 /* remove current RX frame from FIFO */
  185. #define ESMC_MMU_RX_RELEASE 0x0080 /* also release memory associated */
  186. #define ESMC_MMU_TX_RELEASE 0x00A0 /* free packet memory in PNR register */
  187. #define ESMC_MMU_ENQUEUE 0x00C0 /* Enqueue the packet for transmit */
  188. #define ESMC_MMU_TX_RESET 0x00E0 /* reset TX FIFO's */
  190. /* Allocation Result Register */
  192. #define ESMC_ARR_FAILED 0x80
  194. /* FIFO Ports Register */
  196. #define ESMC_FP_RXEMPTY 0x8000 /* no rx packets queued in RX FIFO */
  197. #define ESMC_FP_TXEMPTY 0x0080 /* no tx packets queued in TX FIFO  */
  199. /* Pointer Register - address to be accessed in chip memory*/
  201. #define ESMC_PTR_RCV 0x8000 /* when set, refers to receive area */
  202. #define ESMC_PTR_READ 0x2000 /* type of access to follow */
  203. #define ESMC_PTR_AUTOINC 0x4000 /* auto incs. PTR correct amount */
  205. /* Interrupt Detail */
  207. #define ESMC_INT_EPH 0x20 /* Set when EPH handler fires */
  208. #define ESMC_INT_RX_OVRN 0x10 /* set when receiver overruns */
  209. #define ESMC_INT_ALLOC 0x08 /* set when MMU allocation is done */
  210. #define ESMC_INT_TX_EMPTY 0x04 /* set id TX_FIFO empty */
  211. #define ESMC_INT_TX 0x02 /* set when at least one packet sent */
  212. #define ESMC_INT_RCV 0x01
  213. #define ESMC_INT_ERCV 0x40 /* for other chip sets */
  215. /* Interrupts for chip to generate */
  217. #define ESMC_INTERRUPT_MASK   (ESMC_INT_EPH | ESMC_INT_RX_OVRN | ESMC_INT_RCV) 
  220. /* BANK 3 I/O Space mapping */
  222. #define ESMC_MULTICAST0 0x0 /* multicast table - WORD 0 */
  223. #define ESMC_MULTICAST2 0x2 /* multicast table - WORD 1 */
  224. #define ESMC_MULTICAST4 0x4 /* multicast table - WORD 2 */
  225. #define ESMC_MULTICAST6 0x6 /* multicast table - WORD 3 */
  226. #define ESMC_MGMT 0x8
  227. #define ESMC_REVISION 0xA /* chip set and revision encoded here */
  228. #define ESMC_ERCV 0xC /* early recieve register */
  230. /* Recieve frame status word - located at beginning of each received frame*/
  232. #define ESMC_RS_ALGNERR 0x8000 /* frame had alignment error */
  233. #define ESMC_RS_BRODCAST 0x4000 /* receive frame was broadcast */
  234. #define ESMC_RS_BADCRC 0x2000 /* CRC error */
  235. #define ESMC_RS_ODDFRM 0x1000 /* receive frame had odd byte */
  236. #define ESMC_RS_TOOLONG 0x0800 /* longer then 1518 bytes */
  237. #define ESMC_RS_TOOSHORT 0x0400 /* shorter then 64 bytes */
  238. #define ESMC_RS_MULTICAST 0x0001 /* receive frame was multicast */
  239. #define ESMC_RS_ERROR_MASK (ESMC_RS_ALGNERR | ESMC_RS_BADCRC | ESMC_RS_TOOLONG | ESMC_RS_TOOSHORT) 
  242. /* Switch bank - done often! */
  244. #define ESMC_SWITCH_BANK(x) { sysOutWord(ioaddr + ESMC_BANK_SELECT, x ); } 
  247. #ifdef __cplusplus
  248. }
  249. #endif
  251. #endif /* INCif_smc9.h */