开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
if_eex32.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：2k
源码类别：

VxWorks

开发平台：

C/C++

if_eex32.h：源码内容
  1. /* if_eex32.h - header file for interl EtherExpress Flash 32 */
  3. /* Copyright 1984-2002, Wind River Systems, Inc. */
  5. /* 
  6. modification history
  7. --------------------
  8. 01d,26apr02,dat  Adding cplusplus protection, SPR 75017
  9. 01c,06mar96,hdn  moved from config/pc386.
  10. 01b,28jun94,vin  included in the BSP.
  11. 01a,12may94,bcs  written
  12. */
  14. #ifndef __INCif_eex32h
  15. #define __INCif_eex32h
  17. #ifdef __cplusplus
  18. extern "C" {
  19. #endif
  22. /* I/O offsets (from EISA slot base address) */
  24. #define CA 0x0000 /* 82596 Channel Attention */
  25. #define PORT 0x0008 /* 82596 PORT (DWORD) */
  26. #define EISA_ID0 0x0c80 /* EISA Product Identifier byte 0 */
  27. #define EISA_ID1 0x0c81 /* EISA Product Identifier byte 1 */
  28. #define EISA_ID2 0x0c82 /* EISA Product Identifier byte 2 */
  29. #define EISA_ID3 0x0c83 /* EISA Product Identifier byte 3 */
  30. #define EBC 0x0c84 /* Expansion Board Control */
  31. #define PLX_CONF0 0x0c88 /* PLX IRQ Control & Preempt Time */
  32. #define PLX_CONF1 0x0c89 /* PLX USER Pins (media select) */
  33. #define PLX_CONF2 0x0c8a /* PLX EEPROM Control (NOT USED) */
  34. #define PLX_CONF3 0x0c8f /* PLX SW Reset, Burst Enable */
  35. #define NET_IA0 0x0c90 /* Ethernet Individual Address */
  37. #define FLCTL0 0x0400 /* Flash Base Address, FWE0- */
  38. #define FLCTL1 0x0410 /* Flash Base Control */
  39. #define FLADDR 0x0420 /* Flash High Address Lines */
  40. #define IRQCTL 0x0430 /* Interrupt Control */
  42. /* Important values */
  44. #define EEX32_EISA_ID0 0x25
  45. #define EEX32_EISA_ID1 0xd4
  46. #define EEX32_EISA_ID2 0x10
  47. #define EEX32_EISA_ID3 0x10
  50. /* Interrupt control bits (FLEA ASIC) */
  52. #define IRQ_EDGE 0x01 /* Interrupt is edge-triggered (RO) */
  53. #define IRQ_SEL0 0x02 /* IRQ selection bit */
  54. #define IRQ_SEL1 0x04 /* IRQ selection bit */
  55. #define IRQ_LATCH 0x08 /* Set to enable latched mode */
  56. #define IRQ_INTSTAT 0x10 /* Set when interrupt active; write 1 */
  57. /* to clear interrupt after handling */
  58. #define IRQ_FORCE_LOW 0x20 /* Set to force IRQ low (disabled) */
  59. #define IRQ_SW_INT 0x40 /* Set to cause interrupt for testing */
  60. #define IRQ_EXTEND 0x80 /* Set to enable FLEA IRQs */
  63. #ifdef __cplusplus
  64. }
  65. #endif
  67. #endif /* __INCif_eex32h */