开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
if_mbc.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：8k
源码类别：

VxWorks

开发平台：

C/C++

if_mbc.h：源码内容
  1. /* if_mbc.h - Motorola Module Bus Ethernet interface header */
  3. /* Copyright 2002 Wind River Systems, Inc. */
  5. /*
  6. modification history
  7. --------------------
  8. 01b,19apr02,rcs  added obsolescence warning SPR# 76010
  9. 01a,09may96,dzb  written.
  10. */
  12. /*
  13. This file contains I/O addresses and related constants for the Motorola
  14. Module Bus Ethernet controller used in the M68EN360 communications
  15. controller.
  16. */
  18. #ifndef __INCif_mbch
  19. #define __INCif_mbch
  21. #ifdef __cplusplus
  22. extern "C" {
  23. #endif
  25. #warning "if_mbc driver is obsolete, please use mbcEnd driver"
  27. /* defines */
  29. /* MBC - Module Bus Ethernet controller */
  31. #define MBC_IFNAME "mbc" /* device interface name */
  32.  
  33. /* Module Bus Ethernet Controller registers */
  35. #define MBC_ECNTL 0x000 /* ethernet control register */
  36. #define MBC_EDMA 0x002 /* DMA configuration register */
  37. #define MBC_EMRBLR 0x004 /* max receive buffer length */
  38. #define MBC_IVEC 0x006 /* interrupt vector register */
  39. #define MBC_IEVNT 0x008 /* interrupt event */
  40. #define MBC_IMASK 0x00a /* interrupt mask register */
  41. #define MBC_ECFG 0x00c /* configurartion register */
  42. #define MBC_TEST 0x00e /* test register */
  43. #define MBC_AR 0x010 /* address recognition control */
  44. #define MBC_ARTAB 0x200 /* address recognition table */
  45. #define MBC_EBD 0x400 /* buffer descriptors table */
  47. /* Ethernet Control register definitions */
  49. #define MBC_ECNTL_RES 0x0000 /* ethernet reset */
  50. #define MBC_ECNTL_RES_OFF 0x0001 /* ethernet reset off */
  51. #define MBC_ECNTL_ENBL 0x0002 /* ethernet enable */
  52. #define MBC_ECNTL_GTS 0x0004 /* graceful tx stop */
  54. /* Ethernet DMA config/status register definitions */
  55.  
  56. #define MBC_EDMA_BLIM_MSK 0x0007 /* burst limit mask */
  57. #define MBC_EDMA_BLIM_1 0x0000 /* burst limit, 1 */
  58. #define MBC_EDMA_BLIM_2 0x0001 /* burst limit, 2 */
  59. #define MBC_EDMA_BLIM_4 0x0002 /* burst limit, 4 */
  60. #define MBC_EDMA_BLIM_8 0x0003 /* burst limit, 8 */
  61. #define MBC_EDMA_BLIM_16 0x0004 /* burst limit, 16 */
  62. #define MBC_EDMA_BLIM_32 0x0005 /* burst limit, 32 */
  63. #define MBC_EDMA_BLIM_64 0x0006 /* burst limit, 64 */
  64. #define MBC_EDMA_BLIM_UNL 0x0007 /* burst limit, unlimited */
  65. #define MBC_EDMA_WMRK_MSK 0x0018 /* fifo watermark mask */
  66. #define MBC_EDMA_WMRK_8 0x0000 /* fifo watermark 8 bytes */
  67. #define MBC_EDMA_WMRK_16 0x0008 /* fifo watermark 16 bytes */
  68. #define MBC_EDMA_WMRK_24 0x0010 /* fifo watermark 24 bytes */
  69. #define MBC_EDMA_WMRK_32 0x0018 /* fifo watermark 32 bytes */
  70. #define MBC_EDMA_TSRLY 0x0020 /* transmit start early */
  71. #define MBC_EDMA_BDS_MSK 0x00c0 /* bdsize mask */
  72. #define MBC_EDMA_BDS_SHFT 0x0006 /* shift cnt for bd size */
  73. #define MBC_EDMA_BDS_8 0x0000 /* bdsize 8tx/120rx */
  74. #define MBC_EDMA_BDS_16 0x0001 /* bdsize 16tx/112rx */
  75. #define MBC_EDMA_BDS_32 0x0002 /* bdsize 32tx/96rx */
  76. #define MBC_EDMA_BDS_64 0x0003 /* bdsize 64tx/64rx */
  77. #define MBC_EDMA_BDE_MSK 0xfe00 /* bd error # */
  78. #define MBC_EDMA_BDE_SHFT 0x0009 /* shift cnt for bd error # */
  79. #define MBC_BD_MAX 128 /* total number of buffer descriptors */
  81. /* Interrupt Vector register definitions */
  82.  
  83. #define MBC_IVEC_MSK 0x00ff /* interrupt vector mask */
  84. #define MBC_IVEC_RX 0x0000 /* receive interrupt */
  85. #define MBC_IVEC_TX 0x0001 /* transmit interrupt */
  86. #define MBC_IVEC_NTC 0x0002 /* non time critical interrupt */
  87. #define MBC_IVEC_TC 0x0003 /* time critical interrupt */
  88. #define MBC_IVEC_VG 0x0100 /* vector granularity */
  90. /* Interrupt Event register definitions */
  92. #define MBC_IEVNT_RXB 0x0001 /* receive buffer interrupt */
  93. #define MBC_IEVNT_TXB 0x0002 /* transmit buffer interrupt */
  94. #define MBC_IEVNT_BSY 0x0004 /* busy interrupt */
  95. #define MBC_IEVNT_RXF 0x0008 /* receive frame interrupt */
  96. #define MBC_IEVNT_TXF 0x0010 /* transmit frame interrupt */
  97. #define MBC_IEVNT_EBE 0x0020 /* ethernet bus error */
  98. #define MBC_IEVNT_BOD 0x0040 /* backoff done */
  99. #define MBC_IEVNT_GRA 0x0080 /* graceful stop complete */
  100. #define MBC_IEVNT_BTE 0x0100 /* babbling transmitter error */
  101. #define MBC_IEVNT_BRE 0x0200 /* babbling receiver error */
  102. #define MBC_IEVNT_HBE 0x0400 /* heartbeat error */
  104. /* Interrupt Mask register */
  106. #define MBC_IMASK_RXB 0x0001 /* receive buffer interrupt */
  107. #define MBC_IMASK_TXB 0x0002 /* transmit buffer interrupt */
  108. #define MBC_IMASK_BSY 0x0004 /* busy interrupt */
  109. #define MBC_IMASK_RXF 0x0008 /* receive frame interrupt */
  110. #define MBC_IMASK_TXF 0x0010 /* transmit frame interrupt */
  111. #define MBC_IMASK_EBE 0x0020 /* ethernet bus error */
  112. #define MBC_IMASK_BOD 0x0040 /* backoff done */
  113. #define MBC_IMASK_GRA 0x0080 /* graceful stop complete */
  114. #define MBC_IMASK_BTE 0x0100 /* babbling transmitter error */
  115. #define MBC_IMASK_BRE 0x0200 /* babbling receiver error */
  116. #define MBC_IMASK_HBE 0x0400 /* heartbeat error */
  118. /* Ethernet Configuration register definitions */
  119.  
  120. #define MBC_ECFG_LOOP 0x0001 /* internal loopback */
  121. #define MBC_ECFG_FDEN 0x0002 /* full duplex enable */
  122. #define MBC_ECFG_HBC 0x0004 /* heartbeat control */
  124. /* Address Recognition register definitions */
  125. /* written only when ethernet controller is disabled */
  126.  
  127. #define MBC_AR_PROM 0x0400 /* promiscuous */
  128. #define MBC_AR_PAREJ 0x0800 /* phys address reject  */
  129. #define MBC_AR_INDEX 0x4000 /* index enable */
  130. #define MBC_AR_MULTI_00 0x0000 /* multicast and broadcast */
  131. #define MBC_AR_MULTI_01 0x1000 /* multicast, but no broadcast */
  132. #define MBC_AR_MULTI_10 0x2000 /* all multicast and broadcast */
  133. #define MBC_AR_MULTI_11 0x3000 /* no multicast or broadcast */
  134. #define MBC_AR_HASH 0x8000 /* hash mode enable */
  136. #define MBC_ARTAB_SIZE 64 /* number of entries in the AR table */
  139. /* SCC Ethernet Protocol Specific Mode Register definitions */
  141. /* Receive/Transmit Buffer Descriptor */
  142. #ifndef _ASMLANGUAGE
  144. typedef struct   /* MBC_BD */
  145.     {
  146.     UINT16 statusMode; /* status and control */
  147.     UINT16 dataLength; /* length of data buffer in bytes */
  148.     UCHAR * dataPointer; /* points to data buffer */
  149.     } MBC_BD;
  151. #endif /* _ASMLANGUAGE*/
  154. /* Receive Buffer Descriptor statusMode field definitions */
  155.  
  156. #define MBC_RXBD_CL 0x0001 /* collision condition */
  157. #define MBC_RXBD_OV 0x0002 /* overrun condition */
  158. #define MBC_RXBD_CR 0x0004 /* Rx CRC error */
  159. #define MBC_RXBD_SH 0x0008 /* short frame received */
  160. #define MBC_RXBD_NO 0x0010 /* Rx nonoctet aligned frame */
  161. #define MBC_RXBD_LG 0x0020 /* Rx frame length violation */
  162. #define MBC_RXBD_M 0x0100 /* miss bit for prom mode */
  163. #define MBC_RXBD_F 0x0400 /* buffer is first in frame */
  164. #define MBC_RXBD_L 0x0800 /* buffer is last in frame */
  165. #define MBC_RXBD_I 0x1000 /* interrupt on receive */
  166. #define MBC_RXBD_W 0x2000 /* last BD in ring */
  167. #define MBC_RXBD_E 0x8000 /* buffer is empty */
  168.  
  169. /* Transmit Buffer Descriptor statusMode field definitions */
  170.  
  171. #define MBC_TXBD_CSL 0x0001 /* carrier sense lost */
  172. #define MBC_TXBD_UN 0x0002 /* underrun */
  173. #define MBC_TXBD_RC 0x003c /* retry count */
  174. #define MBC_TXBD_RC_SHFT 0x0002 /* shift cnt for RC */
  175. #define MBC_TXBD_RL 0x0040 /* retransmission limit */
  176. #define MBC_TXBD_LC 0x0080 /* late collision */
  177. #define MBC_TXBD_HB 0x0100 /* heartbeat */
  178. #define MBC_TXBD_DEF 0x0200 /* defer indication */
  179. #define MBC_TXBD_TC 0x0400 /* auto transmit CRC */
  180. #define MBC_TXBD_L 0x0800 /* buffer is last in frame */
  181. #define MBC_TXBD_I 0x1000 /* interrupt on transmit */
  182. #define MBC_TXBD_W 0x2000 /* last BD in ring */
  183. #define MBC_TXBD_PAD 0x4000 /* auto pad short frames */
  184. #define MBC_TXBD_R 0x8000 /* buffer is ready */
  185. #define MBC_TXBD_ERRS (MBC_TXBD_DEF | MBC_TXBD_HB | 
  186.                                  MBC_TXBD_LC  | MBC_TXBD_RL | 
  187.                                  MBC_TXBD_UN  | MBC_TXBD_CSL)
  190. /* typedefs */
  191.  
  192. #ifndef _ASMLANGUAGE
  194. typedef struct   /* MBC_DEV */
  195.     {
  196.     int mbcNum; /* number of MBC device */
  197.     UINT8 bdSize; /* buffer descriptor size */
  198.     UINT8 txBdNum; /* number of tx buf descriptors */
  199.     UINT8 rxBdNum; /* number of rx buf descriptors */
  200.     MBC_BD * txBdBase; /* transmit BD array address */
  201.     MBC_BD * rxBdBase; /* receive BD array address */
  202.     u_char * txBufBase; /* transmit buffer pool base address */
  203.     u_char * rxBufBase; /* receive buffer pool base address */
  204.     UINT8 txBdNext; /* next transmit BD to fill */
  205.     UINT8 rxBdNext; /* next receive BD to read */
  206.     volatile char * pDevBase; /* ethenet module base address */
  207.     } MBC_DEV;
  209. #endif /* _ASMLANGUAGE */
  211. #ifdef __cplusplus
  212. }
  213. #endif
  215. #endif /* __INCif_mbch */