开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
if_fei.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：15k
源码类别：

VxWorks

开发平台：

C/C++

if_fei.h：源码内容
  1. /* if_fei.h - Intel 82557 network interface header */
  3. /* Copyright 1990-2001 Wind River Systems, Inc. */
  5. /*
  6. modification history
  7. --------------------
  8. 01f,09nov01,dat  Adding obsolescence warnings to outdated drivers
  9. 01e,09mar99,cn   added typedef CSR_ID (SPR# 25242).
  10. 01d,17mar98,sbs  added PCI specific board definitions.
  11. 01c.13nov96,hdn  added two members to BOARD_INFO. removed two xxxAddrGet().
  12. 01b.06oct96,myz  added board specific data structure
  13. 01a,02sep96,dzb  written, based on v02h of h/drv/netif/if_ei.h.
  14. */
  16. #ifndef __INCif_feih
  17. #define __INCif_feih
  19. #include "etherLib.h"
  21. #warning "if_fei is obsolete, please use fei82557End driver"
  23. #ifdef __cplusplus
  24. extern "C" {
  25. #endif
  27. #if ((CPU_FAMILY==I960) && (defined __GNUC__))
  28. #pragma align 1                 /* tell gcc960 not to optimize alignments */
  29. #endif /* CPU_FAMILY==I960 */
  31. #define MC_FEI MC_EI  /* temp */
  33. /* board specific infomation */
  34. typedef struct
  35.     {
  36.     UINT32 vector;               /* interrupt vector number */
  37.     UINT32 baseAddr;  /* memory base address for CSR */
  38.     UCHAR  enetAddr[6];  /* ethernet address */
  39.     int (*intEnable)(int unit);  /* board specific interrupt enable routine */
  40.     int (*intDisable)(int unit); /* board specific interrupt disable routine */
  41.     int (*intAck) (int unit);    /* interrupt ack */
  42.     UINT32 (*sysLocalToBus)(int unit,UINT32 localAdr);
  43.     UINT32 (*sysBusToLocal)(int unit,UINT32 sysAdr);
  45.     /* configuration parameters, user can override in the BSP */
  46.     UINT8 phyAddr;  /* PHY device address, valid addresses: 0-32 */
  47.     UINT8 phySpeed;  
  48.     UINT8 phyDpx;
  49.     UINT8 fill0;
  51.     UINT16 tcbTxThresh;
  53.     UINT16 others; /* allow you write all bits to Mode Control Register in the
  54.    PHY device, don't touch it unless you know what you're doing. */
  56.     UINT32 spare1;
  57.     UINT32 spare2;
  58.     UINT32 spare3;
  59.     UINT32 spare4;
  60.     } BOARD_INFO;
  62. /* Intel PRO-100B PCI specific definitions */
  64. #define PRO100B_PCI_VENDOR_ID   0x8086  /* PCI vendor ID */
  65. #define PRO100B_PCI_DEVICE_ID   0x1229  /* PCI device ID */
  67. /* constants needed within this file */
  69. #define FEI_MAX_UNITS 4 /* max units supported */
  70. #define FEI_CFD_DEF 32 /* default number of CFDs */
  71. #define FEI_RFD_DEF 32 /* default number of RFDs */
  72. #define FEI_RFD_LOAN 8 /* number RFDs that can be loaned */
  73. #define EH_SIZE 14   /* avoid structure padding issues */
  74. #define N_MCAST 12
  76. /* Intel 82557 endian safe link macros and structure definitions */
  78. #define LINK_WR(pLink,value)
  79.     (((pLink)->lsw = (UINT16)((UINT32)(value) & 0x0000ffff)),
  80.     ((pLink)->msw  = (UINT16)(((UINT32)(value) >> 16) & 0x0000ffff)))
  82. #define LINK_RD(pLink) ((pLink)->lsw | ((pLink)->msw << 16))
  84. #define STAT_RD LINK_RD /* statistic read is a link read */
  85. #define STAT_WR LINK_WR /* statistic write is a link write */
  86. #define PORT_WR LINK_WR /* port write is a link write */
  88. typedef struct fei_link  /* FEI_LINK - endian resolvable link */
  89.     {
  90.     UINT16  lsw; /* least significant word */
  91.     UINT16  msw; /* most significant word */
  92.     } FEI_LINK;
  94. /* Intel 82557 structure and offset */
  96. typedef struct csr  /* CSR - Control Status Registers */
  97.     {
  98.     volatile UINT16     scbStatus;
  99.     volatile UINT16     scbCommand;
  101.     FEI_LINK  scbGP; /* 0x04: SCB General Pointer */
  102.     FEI_LINK  port; /* 0x08: PORT register */
  103.     UINT16 flashCR; /* 0x0c: FLASH Control Register */
  104.     UINT16 eepromCR; /* 0x0e: EEPROM Control Register */
  105.     FEI_LINK mdiCR; /* 0x10: MDI Control Register */
  106.     FEI_LINK  rxbc; /* 0x14: early RCV Byte Count */
  107.     } CSR;
  109. typedef CSR * CSR_ID;
  111. #define SCB_STATUS 0x00 /* SCB status byte */
  112. #define SCB_CMD 0x02 /* SCB command byte */
  113. #define SCB_POINTER 0x04 /* SCB pointer */
  114. #define SCB_PORT 0x08 /* SCB port register */
  115. #define SCB_FLASH 0x0c /* SCB flash control register */
  116. #define SCB_EEPROM 0x0e /* SCB eeprom control register */
  117. #define SCB_MDI 0x10 /* SCB mdi control register */
  118. #define SCB_EARLYRX 0x14 /* SCB early receive byte count */
  120. /* SCB Status Word byte mask definitions */
  122. #define SCB_S_RUMASK 0x3c /* RU status mask */
  123. #define SCB_S_RUIDLE 0x00 /* RU is idle */
  124. #define SCB_S_RUSUSP 0x04 /* RU is suspended */
  125. #define SCB_S_RUNORSR 0x08 /* RU no more resources */
  126. #define SCB_S_RURDY 0x10 /* RU is ready */
  127. #define SCB_S_RUSUSPNR 0x24 /* RU is suspended/no more resources */
  128. #define SCB_S_RUNORSRBD 0x28 /* RU no more resources/no more RBD's */
  129. #define SCB_S_RURDYBD 0x30 /* RU is ready/no more RBD's */
  130. #define SCB_S_CUMASK 0xc0 /* CU status mask */
  131. #define SCB_S_CUIDLE 0x00 /* CU is idle */
  132. #define SCB_S_CUSUSP 0x40 /* CU is suspended */
  133. #define SCB_S_CUACTIVE 0x80 /* CU is active */
  134. #define SCB_S_MASK      0xff
  136. /* SCB STAT/ACK byte bit mask definitions */
  138. #define SCB_S_STATMASK 0xfc00 /* stat mask */
  139. #define SCB_S_SWI 0x0400 /* software generated interrupt */
  140. #define SCB_S_MDI 0x0800 /* An MDI read or write cycle is done */
  141. #define SCB_S_RNR 0x1000 /* RU left the ready state */
  142. #define SCB_S_CNA 0x2000 /* CU left the active state */
  143. #define SCB_S_CI 0x2000 /* CU entered the idle state */
  144. #define SCB_S_FR 0x4000 /* RU finished receiveing a frame */
  145. #define SCB_S_CX 0x8000 /* CU finished a cmd with I bit set */
  146. #define SCB_S_TNO 0x8000 /* Tx command ended with not OK */
  148. /* SCB Command byte bit mask definitions */
  150. #define SCB_C_RUMASK 0x07 /* RU Command mask */
  151. #define SCB_C_RUNOP 0x00 /* NOP */
  152. #define SCB_C_RUSTART 0x01 /* RU start reception of frames */
  153. #define SCB_C_RURESUME 0x02 /* RU resume reception of frames */
  154. #define SCB_C_RUABORT 0x04 /* RU abort receiver immediately */
  155. #define SCB_C_RULDHDS 0x05 /* RU load header data size */
  156. #define SCB_C_RULDBASE 0x06 /* load RU base address */
  157. #define SCB_C_RURBDRSM 0x07 /* RBD resume */
  158. #define SCB_C_CUMASK 0x70 /* CU Command mask */
  159. #define SCB_C_CUNOP 0x00 /* NOP */
  160. #define SCB_C_CUSTART 0x10 /* CU start execution */
  161. #define SCB_C_CURESUME 0x20 /* CU resume execution */
  162. #define SCB_C_CULDDUMP 0x40 /* load dump counters address */
  163. #define SCB_C_CUDUMP 0x50 /* dump stat counters */
  164. #define SCB_C_CULDBASE 0x60 /* load CU base address */
  165. #define SCB_C_CUDUMPRST 0x70 /* dump and reset stat counters */
  166. #define SCB_CR_MASK     0xff
  168. /* SCB Interrupt Control byte bit mask definitions */
  170. #define SCB_C_M 0x0100 /* interrupt mask */
  171. #define SCB_C_SI 0x0200 /* software generated interrupt */
  173. typedef struct fei_count /* FEI_COUNT - 82557 statistical counters */
  174.     {
  175.     FEI_LINK txGood; /* tx good frames */
  176.     FEI_LINK txMaxCol; /* tx max collisions errors */
  177.     FEI_LINK txLateCol; /* tx late collisions errors */
  178.     FEI_LINK txUnder; /* tx underrun errors */
  179.     FEI_LINK txCRS; /* tx carrier sense loss */
  180.     FEI_LINK txDefer; /* tx deferred */
  181.     FEI_LINK txSglCol; /* tx single collisions */
  182.     FEI_LINK txMultCol; /* tx multiple collisions */
  183.     FEI_LINK txTotCol; /* tx total collisions */
  184.     FEI_LINK rxGood; /* rx good frames */
  185.     FEI_LINK rxCRC; /* rx CRC errors */
  186.     FEI_LINK rxAllgn; /* rx allignment errors */
  187.     FEI_LINK rxRsr; /* rx resource errors */
  188.     FEI_LINK rxOver; /* rx overrun errors */
  189.     FEI_LINK rxCDT; /* rx collision detect errors */
  190.     FEI_LINK rxShort; /* rx short frame errors */
  191.     } FEI_COUNT;
  193. /* PORT commands */
  195. #define FEI_PORT_RESET 0x0 /* PORT reset command */
  196. #define FEI_PORT_SELFTEST 0x1 /* PORT selftest command  */
  197. #define FEI_PORT_SELRESET 0x2 /* PORT selective reset command */
  198. #define FEI_PORT_DUMP 0x3 /* PORT dump command */
  200. /* Action Command Descriptions */
  202. typedef struct ac_iasetup  /* AC_IASETUP - Individual Address Setup */
  203.     {
  204.     UINT8 ciAddress[6]; /* local ethernet address */
  205.     UINT16 ciFill;
  206.     } AC_IASETUP;
  208. typedef struct ac_config  /* AC_CONFIG - i82557 Configure */
  209.     {
  210.     UINT8 ccByte0; /* byte count */
  211.     UINT8 ccByte1; /* FIFO limits */
  212.     UINT8 ccByte2; /* adaptive IFS */
  213.     UINT8 ccByte3; /* reserved - set to 0 */
  214.     UINT8 ccByte4; /* rx max byte count */
  215.     UINT8 ccByte5; /* tx max byte count, byte cnt enable */
  216.     UINT8 ccByte6; /* save bf, CI/TNO int, late SCB */
  217.     UINT8 ccByte7; /* underrun retry, short discard */
  218.     UINT8 ccByte8; /* 503/MII */
  219.     UINT8 ccByte9; /* reserved - set to 0 */
  220.     UINT8 ccByte10; /* loopback, reamble, NSAI */
  221.     UINT8 ccByte11; /* linear priority */
  222.     UINT8 ccByte12; /* interframe spacing, L. pri mode */
  223.     UINT8 ccByte13; /* reserved - set to 0 */
  224.     UINT8 ccByte14; /* reserved - set to 0xf2 */
  225.     UINT8 ccByte15; /* CRS+CDT, Broadcast, promisc  */
  226.     UINT8 ccByte16; /* reserved - set to 0 */
  227.     UINT8 ccByte17; /* reserved - set to 0x40 */
  228.     UINT8 ccByte18; /* CRC, padding, stripping */
  229.     UINT8 ccByte19; /* full duplex, force full duplex */
  230.     UINT8 ccByte20; /* multi IA */
  231.     UINT8 ccByte21; /* multicast */
  232.     } AC_CONFIG;
  234. typedef struct ac_mcast  /* AC_MCAST - Mulitcast Setup */
  235.     {
  236.     UINT16 cmMcCount; /* the number of bytes in MC list */
  237.     UINT8 cmAddrList[6 * N_MCAST];/* mulitcast address list */
  238.     } AC_MCAST;
  240. typedef struct ac_tcb  /* AC_TCB - Transmit Control Blocks */
  241.     {
  242.     FEI_LINK pTBD; /* link to tx buf desc array */
  243.     UINT16 count; /* length of data */
  244.     UINT8 txThresh; /* tx threshold */
  245.     UINT8 tbdNum; /* tx buf desc number */
  246.     UINT8 enetHdr [EH_SIZE];/* the ethernet header */
  247.     char enetData [ETHERMTU];/* transmit data */
  248.     UINT16 ccFill; /* padding */
  249.     } AC_TCB;
  251. /* special TCB-specific command block bit mask definitions */
  253. #define CFD_S_TX_DMA_U 0x1000 /* DMA underrun */
  254. #define TCB_CNT_EOF 0x8000 /* all data kept in TFD */
  255. #define CFD_C_TX_FLEX 0x0008 /* use flexible mode */
  257. typedef struct ac_dump  /* AC_DUMP - Dump */
  258.     {
  259.     FEI_LINK bufAddr;  /* address of dump buffer */
  260.     } AC_DUMP;
  262. /* special Diag-specific command block bit mask definitions */
  264. #define CFD_S_DIAG_F 0x0800 /* diag failed */
  266. /* Command Frame Description and defines */
  268. typedef struct cfd  /* CFD - Command Frame Descriptor */
  269.     {
  270.     volatile UINT16 cfdStatus; /* command status field */
  271.     UINT16 cfdCommand; /* command field */
  272.     FEI_LINK link; /* address of next CB */
  273.     union  /* command dependent section */
  274. {
  275. struct ac_iasetup cfd_iasetup; /* IA setup */
  276. struct ac_config cfd_config; /* config */
  277. struct ac_mcast cfd_mcast; /* multicast setup */
  278. struct ac_tcb cfd_tcb; /* transmit */
  279. struct ac_dump cfd_dump; /* dump */
  280. } cfd_cmd;
  281.     struct cfd * pPrev; /* previos CFD */
  282.     } CFD;
  284. #define cfdIASetup cfd_cmd.cfd_iasetup
  285. #define cfdConfig cfd_cmd.cfd_config
  286. #define cfdMcast  cfd_cmd.cfd_mcast
  287. #define cfdTcb   cfd_cmd.cfd_tcb
  288. #define cfdDump  cfd_cmd.cfd_dump
  290. /* Action Status Word bit mask definitions */
  292. #define CFD_S_OK 0x2000 /* Command completed successfully */
  293. #define CFD_S_B         0x4000          /* CU starts access this CFD */
  294. #define CFD_S_COMPLETE 0x8000 /* Command complete */
  296. /* Action Command Word bit mask definitions */
  298. #define CFD_C_NOP 0x0000 /* No Operation */
  299. #define CFD_C_IASETUP 0x0001 /* Individual Address Setup */
  300. #define CFD_C_CONFIG 0x0002 /* Configure Chip */
  301. #define CFD_C_MASETUP 0x0003 /* Multicast Setup */
  302. #define CFD_C_XMIT 0x0004 /* Transmit (see below too ...) */
  303. #define CFD_C_DUMP 0x0006 /* Dump Registers */
  304. #define CFD_C_DIAG 0x0007 /* Diagnose */
  305. #define CFD_C_INT 0x2000 /* 557 interrupts CPU after execution */
  306. #define CFD_C_SUSP 0x4000 /* CU should suspend after execution */
  307. #define CFD_C_EL 0x8000 /* End of command list */
  309. /* 82557 Receive Frame Descriptors */
  311. typedef struct rfd  /* RFD - Receive Frame Descriptor */
  312.     {
  313.     volatile UINT16 rfdStatus; /* status field */
  314.     UINT16 rfdCommand; /* command field */
  315.     FEI_LINK link; /* link to next rfd */
  316.     FEI_LINK pRBD; /* link to rx buf desc array */
  317.     volatile UINT16 actualCnt; /* actual byte count */
  318.     UINT16 bufSize; /* buffer size */
  319.     UINT8 enetHdr [EH_SIZE];/* the ethernet header */
  320.     char enetData [ETHERMTU];/* received data */
  321.     UINT8 refCnt; /* reference count */
  322.     UINT8 ccFill; /* padding */
  323.     struct rfd * pPrev; /* previos RFD */
  324.     } RFD;
  326. /* RFD bit mask definitions */
  328. #define RFD_S_COLL 0x0001 /* collision during reception */
  329. #define RFD_S_IA 0x0002 /* individual address match */
  330. #define RFD_S_RXER 0x0010 /* receive error */
  331. #define RFD_S_LEN 0x0020 /* type/len field designator */
  332. #define RFD_S_SHORT 0x0080 /* frame too short */
  333. #define RFD_S_DMA 0x0100 /* DMA Overrun failure to get bus */
  334. #define RFD_S_RSRC 0x0200 /* received, but ran out of buffers */
  335. #define RFD_S_ALGN 0x0400 /* received misaligned with CRC error */
  336. #define RFD_S_CRC 0x0800 /* received with CRC error */
  337. #define RFD_S_OK 0x2000 /* frame received successfully */
  338. #define RFD_S_B         0x4000          /* RU begins accessing this RFD */
  339. #define RFD_S_COMPLETE 0x8000 /* frame reception complete */
  341. #define RFD_C_FLEX 0x0008 /* flexible mode */
  342. #define RFD_C_HEADER 0x0010 /* frame is a header */
  343. #define RFD_C_SUSP 0x4000 /* suspend RU after receiving frame */
  344. #define RFD_C_EL 0x8000 /* end of RFD list */
  346. #define RFD_CNT_F 0x4000 /* actual count updated */
  347. #define RFD_CNT_EOF 0x8000 /* end of frame */
  349. /* EEPROM bit definitions */
  351. #define FEI_EESK 0x01 /* EEPROM shift clock */
  352. #define FEI_EECS 0x02 /* EEPROM chip select */
  353. #define FEI_EEDI 0x04 /* EEPROM data in */
  354. #define FEI_EEDO 0x08 /* EEPROM data out */
  357. /* Following defines should be in another header file */
  359. /* MDI definitions */
  361. #define MDI_READ   0x2
  362. #define MDI_WRITE  0x1
  363. #define MDI_CTRL_REG   0x0
  364. #define MDI_STATUS_REG 0x1
  366. /* MDI control register bit  */
  367. #define MDI_CR_COLL_TEST            0x80
  368. #define MDI_CR_FDX                  0x100       /* FDX =1, half duplex =0 */
  369. #define MDI_CR_RESTART              0x200       /* restart auto negotiation */
  370. #define MDI_CR_ISOLATE              0x400       /* isolate PHY from MII */
  371. #define MDI_CR_POWER_DOWN           0x800       /* power down */
  372. #define MDI_CR_SELECT               0x1000      /* auto speed select  */
  373. #define MDI_CR_100                  0x2000      /* 0 = 10mb, 1 = 100mb */
  374. #define MDI_CR_LOOPBACK             0x4000      /* 0 = normal, 1 = loopback */
  375. #define MDI_CR_RESET                0x8000      /* 0 = normal, 1 = PHY reset */
  377. /* MDI Status register bit definitions */
  378. #define MDI_SR_LINK_STATUS          0x4       /* link Status -- 1 = link */
  379. #define MDI_SR_AUTO_SELECT          0x8       /* auto speed select capable */
  380. #define MDI_SR_REMOTE_FAULT         0x10      /* Remote fault detect */
  381. #define MDI_SR_AUTO_NEG             0x20      /* auto negotiation complete */
  382. #define MDI_SR_10T_HALF_DPX         0x800     /* 10BaseT half duplex capable */
  383. #define MDI_SR_10T_FULL_DPX         0x1000    /* 10BaseT full duplex capable */
  384. #define MDI_SR_TX_HALF_DPX          0x2000    /* TX half duplex capable */
  385. #define MDI_SR_TX_FULL_DPX          0x4000     /* TX full duplex capable */
  386. #define MDI_SR_T4                   0x8000    /* T4 capable */
  388. #define PHY_100MBS      1
  389. #define PHY_10MBS       0
  390. #define PHY_AUTO_SPEED  2
  392. #define PHY_FULL_DPX    1
  393. #define PHY_HALF_DPX    0
  394. #define PHY_AUTO_DPX    2
  396. #define PHY_LINK_ERROR  0x10
  397. #define PHY_AUTO_FAIL   0x20
  399. /* PRO/100B definitions */
  401. #define EP100B_PCI_VENDOR_ID    0x8086          /* Intel vendor ID */
  402. #define EP100B_PCI_DEVICE_ID    0x1229          /* PRO/100B device ID */
  404. #if ((CPU_FAMILY==I960) && (defined __GNUC__))
  405. #pragma align 0                 /* turn off alignment requirement */
  406. #endif /* CPU_FAMILY==I960 */
  408. #ifdef __cplusplus
  409. }
  410. #endif
  412. #endif /* __INCif_feih */