开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
pcic.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：4k
源码类别：

VxWorks

开发平台：

C/C++

pcic.h：源码内容
  1. /* pcic.h - Intel 82365SL PCMCIA Host Bus Adaptor chip header */
  3. /* Copyright 1984-1996 Wind River Systems, Inc. */
  4. /* Copyright (c) 1994 David A. Hinds -- All Rights Reserved */
  6. /*
  7. modification history
  8. --------------------
  9. 01d,01apr98,hdn  added PCIC_ENA_MEMCS16 macro.
  10. 01c,19jan98,hdn  changed PCIC_VPP_XX macros.
  11. 01b,22feb96,hdn  cleaned up.
  12. 01a,19jan95,hdn  written based on David Hinds's version 2.2.3.
  13. */
  15. #ifndef __INCpcich
  16. #define __INCpcich
  18. #ifdef __cplusplus
  19. extern "C" {
  20. #endif
  22. #ifndef _ASMLANGUAGE
  25. #define PCIC_MAX_SOCKS 8 /* number of sockets */
  26. #define PCIC_MEM_WINDOWS 5 /* number of memory windows */
  27. #define PCIC_IO_WINDOWS 2 /* number of io windows */
  29. /* PCIC compatible chips */
  31. #define PCIC_I82365 0x10 /* Intel 82365 */
  32. #define PCIC_PD672X 0x20 /* Cirrus clone */
  33. #define PCIC_PD6710 0x30 /* Cirrus clone */
  34. #define PCIC_VLSI 0x40 /* VLSI clone */
  35. #define PCIC_IBM 0x50 /* IBM clone */
  36. #define PCIC_VG468 0x60 /* Vadem clone */
  37. #define PCIC_RICOH 0x70 /* Ricoh clone */
  39. /* Offsets for PCIC registers */
  41. #define PCIC_IDENT 0x00 /* Identification and revision */
  42. #define PCIC_STATUS 0x01 /* Interface status */
  43. #define PCIC_POWER 0x02 /* Power and RESETDRV control */
  44. #define PCIC_INTCTL 0x03 /* Interrupt and general control */
  45. #define PCIC_CSC 0x04 /* Card status change */
  46. #define PCIC_CSCINT 0x05 /* Card status change int control */
  47. #define PCIC_ADDRWIN 0x06 /* Address window enable */
  48. #define PCIC_IOCTL 0x07 /* I/O control */
  49. #define PCIC_GENCTL 0x16 /* Card detect and general control */
  50. #define PCIC_GBLCTL 0x1E /* Global control register */
  52. /* Offsets for I/O and memory window registers */
  54. #define PCIC_IO(win) (0x08+((win)<<2))
  55. #define PCIC_MEM(win) (0x10+((win)<<3))
  56. #define PCIC_W_START 0
  57. #define PCIC_W_STOP 2
  58. #define PCIC_W_OFF 4
  60. /* Flags for PCIC_STATUS */
  62. #define PCIC_CS_BVD1 0x01
  63. #define PCIC_CS_STSCHG 0x01
  64. #define PCIC_CS_BVD2 0x02
  65. #define PCIC_CS_SPKR 0x02
  66. #define PCIC_CS_DETECT 0x0c
  67. #define PCIC_CS_WRPROT 0x10
  68. #define PCIC_CS_READY 0x20
  69. #define PCIC_CS_POWERON 0x40
  70. #define PCIC_CS_GPI 0x80
  72. /* Flags for PCIC_POWER */
  74. #define PCIC_PWR_OFF 0x00 /* Turn off the socket */
  75. #define PCIC_VPP_5V 0x05 /* Vpp = 5.0v */
  76. #define PCIC_VPP_12V 0x0a /* Vpp = 12.0v */
  77. #define PCIC_VPP_MASK 0x0f /* Mask for turning off Vpp */
  78. #define PCIC_VCC_5V 0x10 /* Vcc = 5.0v */
  79. #define PCIC_VCC_3V 0x18 /* Vcc = 3.3v */
  80. #define PCIC_VCC_MASK 0x18 /* Mask for turning off Vcc */
  81. #define PCIC_PWR_AUTO 0x20 /* Auto pwr switch enable */
  82. #define PCIC_PWR_NORESET 0x40 /* Disable RESETDRV on resume */
  83. #define PCIC_PWR_OUT 0x80 /* Output enable */
  85. /* Flags for PCIC_INTCTL */
  87. #define PCIC_IRQ_MASK 0x0F
  88. #define PCIC_INTR_ENA 0x10
  89. #define PCIC_PC_IOCARD 0x20
  90. #define PCIC_PC_RESET 0x40
  91. #define PCIC_RING_ENA 0x80
  93. /* Flags for PCIC_CSC and PCIC_CSCINT*/
  95. #define PCIC_CSC_BVD1 0x01
  96. #define PCIC_CSC_STSCHG 0x01
  97. #define PCIC_CSC_BVD2 0x02
  98. #define PCIC_CSC_READY 0x04
  99. #define PCIC_CSC_DETECT 0x08
  100. #define PCIC_CSC_ANY 0x0F
  101. #define PCIC_CSC_GPI 0x10
  103. /* Flags for PCIC_ADDRWIN */
  105. #define PCIC_ENA_IO(win) (0x40 << (win))
  106. #define PCIC_ENA_MEM(win) (0x01 << (win))
  107. #define PCIC_ENA_ALL 0xdf
  108. #define PCIC_ENA_MEMCS16 0x20
  110. /* Flags for PCIC_IOCTL */
  112. #define PCIC_IOCTL_MASK(win) (0x0F << (win<<2))
  113. #define PCIC_IOCTL_WAIT(win) (0x08 << (win<<2))
  114. #define PCIC_IOCTL_0WS(win) (0x04 << (win<<2))
  115. #define PCIC_IOCTL_CS16(win) (0x02 << (win<<2))
  116. #define PCIC_IOCTL_16BIT(win) (0x01 << (win<<2))
  118. /* Flags for PCIC_GENCTL */
  120. #define PCIC_CTL_16DELAY 0x01
  121. #define PCIC_CTL_RESET_ENA 0x02
  122. #define PCIC_CTL_GPI_ENA 0x04
  123. #define PCIC_CTL_GPI_CTL 0x08
  124. #define PCIC_CTL_RESUME 0x10
  125. #define PCIC_CTL_SW_IRQ 0x20
  127. /* Flags for PCIC_GBLCTL */
  129. #define PCIC_GBL_PWRDOWN 0x01
  130. #define PCIC_GBL_CSC_LEV 0x02
  131. #define PCIC_GBL_WRBACK 0x04
  132. #define PCIC_GBL_IRQ_0_LEV 0x08
  133. #define PCIC_GBL_IRQ_1_LEV 0x10
  135. /* Flags for memory window registers */
  137. #define PCIC_MEM_16BIT 0x8000 /* In memory start high byte */
  138. #define PCIC_MEM_0WS 0x4000
  139. #define PCIC_MEM_WS1 0x8000 /* In memory stop high byte */
  140. #define PCIC_MEM_WS0 0x4000
  141. #define PCIC_MEM_WRPROT 0x8000 /* In offset high byte */
  142. #define PCIC_MEM_REG 0x4000
  145. /* function declarations */
  147. #if defined(__STDC__) || defined(__cplusplus)
  149. extern int pcicInit (int ioBase, int intVec, int intLevel, 
  150.  FUNCPTR showRtn);
  151. extern void pcicShow (int sock);
  153. #else
  155. extern int pcicInit ();
  156. extern void pcicShow ();
  158. #endif  /* __STDC__ */
  160. #endif /* _ASMLANGUAGE */
  162. #ifdef __cplusplus
  163. }
  164. #endif
  166. #endif /* __INCpcich */