开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
m8260IntrCtl.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：7k
源码类别：

VxWorks

开发平台：

C/C++

m8260IntrCtl.h：源码内容
  1. /* m8260IntrCtl.h - MPC 8260 interrupt controller header file */
  3. /* Copyright 1991-1999 Wind River Systems, Inc. */
  5. /*
  6. modification history
  7. --------------------
  8. 01g,17sep99,ms_  remove period in __INCm8260Intr
  9. 01f,17sep99,ms_  try removing config.h
  10. 01e,15jul99,ms_  make compliant with our coding standards
  11. 01d,17apr99,ms_  final EAR cleanup
  12. 01c,15apr99,ms_  add default interrupt priority ordering
  13. 01b,13apr99,ms_  redefine IVEC_TO_INUM and INUM_TO_IVEC to use the numbers as
  14.                  shown in the 
  15. MPC8260 user's manaul
  16. 01a,21jan99,ms_  adapted from ppc860Intr.h
  17. */
  19. #ifndef __INCm8260IntrCtlh
  20. #define __INCm8260IntrCtlh
  22. #include "vxWorks.h"
  24. #ifdef __cplusplus
  25. extern "C" {
  26. #endif
  28. #ifdef  _ASMLANGUAGE
  29. #define CAST(x)
  30. #else /* _ASMLANGUAGE */
  31. #define CAST(x) (x)
  32. #endif  /* _ASMLANGUAGE */
  34. #ifdef IVEC_TO_INUM
  35. # undef IVEC_TO_INUM
  36. #endif /* IVEC_TO_INUM */
  38. #ifdef INUM_TO_IVEC
  39. # undef INUM_TO_IVEC
  40. #endif /* INUM_TO_IVEC */
  42. #define IVEC_TO_INUM(intVec)    (m8260IvecToInum(intVec))
  43. #define INUM_TO_IVEC(intNum)    (m8260InumToIvec(intNum))
  46. /* Interrupt Controller Registers */
  48. #define M8260_SICR(base) ((VINT32 *) ((base) + 0x010C00))
  49. #define M8260_SIVEC(base) ((VINT32 *) ((base) + 0x010C04))
  50. #define M8260_SIPNR_H(base) ((VINT32 *) ((base) + 0x010C08))
  51. #define M8260_SIPNR_L(base) ((VINT32 *) ((base) + 0x010C0C))
  52. #define M8260_SIPRR(base) ((VINT32 *) ((base) + 0x010C10))
  53. #define M8260_SCPRR_H(base) ((VINT32 *) ((base) + 0x010C14))
  54. #define M8260_SCPRR_L(base) ((VINT32 *) ((base) + 0x010C18))
  55. #define M8260_SIMR_H(base) ((VINT32 *) ((base) + 0x010C1C))
  56. #define M8260_SIMR_L(base) ((VINT32 *) ((base) + 0x010C20))
  57. #define M8260_SIEXR(base) ((VINT32 *) ((base) + 0x010C24))
  60. /* interrupt numbers  */
  62. #define INUM_ERROR 0 /* Error */
  63. #define INUM_I2C 1 /* I2C */
  64. #define INUM_SPI 2 /* SPI */
  65. #define INUM_RISC_TIMER 3 /* Risc Timer Table */
  66. #define INUM_SMC1 4 /* SMC 1 */
  67. #define INUM_SMC2 5 /* SMC 2 */
  68. #define INUM_IDMA1 6 /* IDMA1 */
  69. #define INUM_IDMA2 7 /* IDMA2 */
  70. #define INUM_IDMA3 8 /* IDMA3 */
  71. #define INUM_IDMA4 9 /* IDMA4 */
  72. #define INUM_SDMA 10 /* SDMA */
  73. #define INUM_RESERVED11 11 /* reserved */
  74. #define INUM_TIMER1 12 /* Timer 1 */
  75. #define INUM_TIMER2 13 /* Timer 2 */
  76. #define INUM_TIMER3 14 /* Timer 3 */
  77. #define INUM_TIMER4 15 /* Timer 4 */
  78. #define INUM_TMCNT 16 /* TMCNT */
  79. #define INUM_PIT 17 /* PIT */
  80. #define INUM_RESERVED18 18       /* reserved */
  81. #define INUM_IRQ1 19 /* IRQ 1 interrupt */
  82. #define INUM_IRQ2 20 /* IRQ 2 interrupt */
  83. #define INUM_IRQ3 21 /* IRQ 3 interrupt */
  84. #define INUM_IRQ4 22 /* IRQ 4 interrupt */
  85. #define INUM_IRQ5 23 /* IRQ 5 interrupt */
  86. #define INUM_IRQ6 24 /* IRQ 6 interrupt */
  87. #define INUM_IRQ7 25 /* IRQ 7 interrupt */
  88. #define INUM_RESERVED26 26 /* reserved */
  89. #define INUM_FCC1 27 /* FCC1 */
  90. #define INUM_FCC2 28 /* FCC2 */
  91. #define INUM_FCC3 29 /* FCC3 */
  92. #define INUM_RESERVED30 30 /* reserved */
  93. #define INUM_MCC1 31 /* MCC1 */
  94. #define INUM_MCC2 32 /* MCC2 */
  95. #define INUM_RESERVED33 33 /* reserved */
  96. #define INUM_RESERVED34 34 /* reserved */
  97. #define INUM_SCC1 35 /* SCC1 */
  98. #define INUM_SCC2 36 /* SCC2 */
  99. #define INUM_SCC3 37 /* SCC3 */
  100. #define INUM_SCC4 38 /* SCC4 */
  101. #define INUM_RESERVED39 39 /* reserved */
  102. #define INUM_PC15 40 /* Parallel I/O [15] */
  103. #define INUM_PC14 41 /* Parallel I/O [14] */
  104. #define INUM_PC13 42 /* Parallel I/O [13] */
  105. #define INUM_PC12 43 /* Parallel I/O [12] */
  106. #define INUM_PC11 44 /* Parallel I/O [11] */
  107. #define INUM_PC10 45 /* Parallel I/O [10] */
  108. #define INUM_PC9 46 /* Parallel I/O [9] */
  109. #define INUM_PC8 47 /* Parallel I/O [8] */
  110. #define INUM_PC7 48 /* Parallel I/O [7] */
  111. #define INUM_PC6 49 /* Parallel I/O [6] */
  112. #define INUM_PC5 50 /* Parallel I/O [5] */
  113. #define INUM_PC4 51 /* Parallel I/O [4] */
  114. #define INUM_PC3 52 /* Parallel I/O [3] */
  115. #define INUM_PC2 53 /* Parallel I/O [2] */
  116. #define INUM_PC1 54 /* Parallel I/O [1] */
  117. #define INUM_PC0 55 /* Parallel I/O [0] */
  119. #define INUM_MAX INUM_PC0
  120. #define IVEC_MAX (INUM_PC0 + 8)
  122. /* SICR Masks*/
  124. #define MPC8260_CICR_SCCDP_MSK 0xc00000 /* SCCd Priority Order Mask */
  125. #define MPC8260_CICR_SCCDP_SCC1 0x000000 /* SCC1 asserts the SCCd */ 
  126. #define MPC8260_CICR_SCCDP_SCC2 0x400000 /* SCC2 asserts the SCCd */ 
  127. #define MPC8260_CICR_SCCDP_SCC3 0x800000 /* SCC3 asserts the SCCd */ 
  128. #define MPC8260_CICR_SCCDP_SCC4 0xc00000 /* SCC4 asserts the SCCd */ 
  129. #define MPC8260_CICR_SCCCP_MSK 0x300000 /* SCCc Priority Order Mask */
  130. #define MPC8260_CICR_SCCCP_SCC1 0x000000 /* SCC1 asserts the SCCc */ 
  131. #define MPC8260_CICR_SCCCP_SCC2 0x100000 /* SCC2 asserts the SCCc */ 
  132. #define MPC8260_CICR_SCCCP_SCC3 0x200000 /* SCC3 asserts the SCCc */ 
  133. #define MPC8260_CICR_SCCCP_SCC4 0x300000 /* SCC4 asserts the SCCc */ 
  134. #define MPC8260_CICR_SCCBP_MSK 0x0c0000 /* SCCb Priority Order Mask */
  135. #define MPC8260_CICR_SCCBP_SCC1 0x000000 /* SCC1 asserts the SCCb */ 
  136. #define MPC8260_CICR_SCCBP_SCC2 0x040000 /* SCC2 asserts the SCCb */ 
  137. #define MPC8260_CICR_SCCBP_SCC3 0x080000 /* SCC3 asserts the SCCb */ 
  138. #define MPC8260_CICR_SCCBP_SCC4 0x0c0000 /* SCC4 asserts the SCCb */ 
  139. #define MPC8260_CICR_SCCAP_MSK 0x030000 /* SCCa Priority Order Mask */
  140. #define MPC8260_CICR_SCCAP_SCC1 0x000000 /* SCC1 asserts the SCCa */ 
  141. #define MPC8260_CICR_SCCAP_SCC2 0x010000 /* SCC2 asserts the SCCa */ 
  142. #define MPC8260_CICR_SCCAP_SCC3 0x020000 /* SCC3 asserts the SCCa */ 
  143. #define MPC8260_CICR_SCCAP_SCC4 0x030000 /* SCC4 asserts the SCCa */ 
  144. #define MPC8260_CICR_IRL_MSK 0x00e000 /* Interrupt Request Level */
  145. #define MPC8260_CICR_IRL_LVL0 0x000000 /* Interrupt Request Level 0 */
  146. #define MPC8260_CICR_IRL_LVL1 0x002000 /* Interrupt Request Level 1 */
  147. #define MPC8260_CICR_IRL_LVL2 0x004000 /* Interrupt Request Level 2 */
  148. #define MPC8260_CICR_IRL_LVL3 0x006000 /* Interrupt Request Level 3 */
  149. #define MPC8260_CICR_IRL_LVL4 0x008000 /* Interrupt Request Level 4 */
  150. #define MPC8260_CICR_IRL_LVL5 0x00a000 /* Interrupt Request Level 5 */
  151. #define MPC8260_CICR_IRL_LVL6 0x00c000 /* Interrupt Request Level 6 */
  152. #define MPC8260_CICR_IRL_LVL7 0x00e000 /* Interrupt Request Level 7 */
  153. #define MPC8260_CICR_HP_MSK 0x001f00 /* Highest Priority */
  154. #define MPC8260_CICR_IEN 0x000080 /* Interrupt Enable */
  155. #define MPC8260_CICR_SPS 0x000001 /* Spread Priority Scheme */
  157. /* interrupt handler */
  159. #ifndef _ASMLANGUAGE
  160. typedef struct intr_handler
  161.     {
  162.     VOIDFUNCPTR vec;    /* interrupt vector */
  163.     int         arg;    /* interrupt handler argument */
  164.     } INTR_HANDLER;
  166. /* function declarations */
  168. #if defined(__STDC__) || defined(__cplusplus)
  170. IMPORT STATUS m8260IntrInit ();
  171. extern STATUS m8260IntDisable (int );
  172. IMPORT STATUS m8260IntEnable (int );
  173. extern int m8260IvecToInum(VOIDFUNCPTR *);
  174. extern VOIDFUNCPTR * m8260InumToIvec(int);
  176. #else
  178. IMPORT STATUS m8260IntrInit ();
  179. extern STATUS m8260IntDisable ();
  180. IMPORT STATUS m8260IntEnable ();
  181. extern int m8260IvecToInum();
  182. extern VOIDFUNCPTR * m8260InumToIvec();
  184. #endif /* __STDC__ */
  185. #endif  /* _ASMLANGUAGE */
  187. #ifdef __cplusplus
  188. }
  189. #endif
  191. #endif /* __INCm8260IntrCtlh */