开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
mpc107Epic.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：13k
源码类别：

VxWorks

开发平台：

C/C++

mpc107Epic.h：源码内容
  1. /* mpc107Epic.h - MPC107 EPIC register definitions  */
  3. /* Copyright 1984-2000 Wind River Systems, Inc. */
  5. /*
  6. modification history
  7. --------------------
  8. 01b,11sep00,rcs  correct include path errors
  9. 01a,06jun00,bri written
  10. */
  12. #ifndef __INCmpc107Epich
  13. #define __INCmpc107Epich
  15. #ifdef __cplusplus
  16. extern "C" {
  17. #endif
  19. /* includes */
  21. #include "drv/multi/mpc107.h"
  23. /* defines */
  25. /* MPC107 configuration registers for EPIC  && other definitions */
  27. #define  INTERRUPT_TABLESIZE   256 /* Interrupt Table Size */
  29. #define EPIC_EUMBBAR   0x40000   /* EUMBBAR of EPIC  */
  30. #define MPC107_EPIC_FEATURES_REG  (EPIC_EUMBBAR + 0x01000)/* Feature report */
  31. #define MPC107_EPIC_GLOBAL_REG   (EPIC_EUMBBAR + 0x01020)/* Global config.  */
  32. #define MPC107_EPIC_INT_CONF_REG  (EPIC_EUMBBAR + 0x01030)/* Interrupt config */
  33. #define MPC107_EPIC_VENDOR_ID_REG (EPIC_EUMBBAR + 0x01080)/* Vendor id */
  34. #define MPC107_EPIC_PROC_INIT_REG (EPIC_EUMBBAR + 0x01090)/* Processor init. */
  35. #define MPC107_EPIC_SPUR_VEC_REG  (EPIC_EUMBBAR + 0x010e0)/* Spurious vector */
  36. #define MPC107_EPIC_TM_FREQ_REG   (EPIC_EUMBBAR + 0x010f0)/* Timer Frequency */
  39. /*
  40.  * Definitions of Global Timer Registers :
  41.  * Global Timer Current Count Register   (GTCCR)
  42.  * Global Timer Base Count Register      (GTBCR)
  43.  * Global Timer Vector/Priority Register (GTVPR)
  44.  * Global Timer  Destination Register    (GTDR)
  45.  */
  47. #define MPC107_EPIC_TM0_CUR_COUNT_REG (EPIC_EUMBBAR + 0x01100) /* GTCCR0 */
  48. #define MPC107_EPIC_TM0_BASE_COUNT_REG (EPIC_EUMBBAR + 0x01110) /* GTBCRO */
  49. #define MPC107_EPIC_TM0_VEC_REG         (EPIC_EUMBBAR + 0x01120) /* GTVPR0 */
  50. #define MPC107_EPIC_TM0_DES_REG         (EPIC_EUMBBAR + 0x01130) /* GTDR0 */
  52. #define MPC107_EPIC_TM1_CUR_COUNT_REG (EPIC_EUMBBAR + 0x01140) /* GTCCR1 */
  53. #define MPC107_EPIC_TM1_BASE_COUNT_REG (EPIC_EUMBBAR + 0x01150) /* GTBCR1*/
  54. #define MPC107_EPIC_TM1_VEC_REG         (EPIC_EUMBBAR + 0x01160) /* GTVPR1*/
  55. #define MPC107_EPIC_TM1_DES_REG         (EPIC_EUMBBAR + 0x01170) /* GTDR1*/
  57. #define MPC107_EPIC_TM2_CUR_COUNT_REG (EPIC_EUMBBAR + 0x01180) /* GTCCR2 */
  58. #define MPC107_EPIC_TM2_BASE_COUNT_REG (EPIC_EUMBBAR + 0x01190) /* GTBCR2 */
  59. #define MPC107_EPIC_TM2_VEC_REG         (EPIC_EUMBBAR + 0x011a0) /* GTVPR2 */
  60. #define MPC107_EPIC_TM2_DES_REG         (EPIC_EUMBBAR + 0x011b0) /* GTDR2 */
  62. #define MPC107_EPIC_TM3_CUR_COUNT_REG (EPIC_EUMBBAR + 0x011c0) /* GTCCR3 */
  63. #define MPC107_EPIC_TM3_BASE_COUNT_REG (EPIC_EUMBBAR + 0x011d0) /* GTBCR3 */
  64. #define MPC107_EPIC_TM3_VEC_REG         (EPIC_EUMBBAR + 0x011e0) /* GTVPR3 */
  65. #define MPC107_EPIC_TM3_DES_REG         (EPIC_EUMBBAR + 0x011f0) /* GTDR3  */
  68. /*
  69.  * External Interrupts  Vector /Priority Registers (IVPR) and
  70.  * Destination Registers (IDR)
  71.  */
  73. #define MPC107_EPIC_EX_INT0_VEC_REG (EPIC_EUMBBAR + 0x10200) /* IVPR0 */
  74. #define MPC107_EPIC_EX_INT0_DES_REG (EPIC_EUMBBAR + 0x10210) /* IDR0  */
  75. #define MPC107_EPIC_EX_INT1_VEC_REG (EPIC_EUMBBAR + 0x10220) /* IVPR1 */
  76. #define MPC107_EPIC_EX_INT1_DES_REG (EPIC_EUMBBAR + 0x10230) /* IDR1  */
  77. #define MPC107_EPIC_EX_INT2_VEC_REG (EPIC_EUMBBAR + 0x10240) /* IVPR2 */
  78. #define MPC107_EPIC_EX_INT2_DES_REG (EPIC_EUMBBAR + 0x10250) /* IDR2  */
  79. #define MPC107_EPIC_EX_INT3_VEC_REG (EPIC_EUMBBAR + 0x10260) /* IVPR3 */
  80. #define MPC107_EPIC_EX_INT3_DES_REG (EPIC_EUMBBAR + 0x10270) /* IDR3  */
  81. #define MPC107_EPIC_EX_INT4_VEC_REG (EPIC_EUMBBAR + 0x10280) /* IVPR4 */
  82. #define MPC107_EPIC_EX_INT4_DES_REG (EPIC_EUMBBAR + 0x10290) /* IDR4  */
  84. /*
  85.  * Serial Interrupts  Vector /Priority Registers (SVPR) and
  86.  * Destination Registers (SDR)
  87.  */
  89. #define MPC107_EPIC_SR_INT0_VEC_REG (EPIC_EUMBBAR + 0x10200) /*  SVPR0 */
  90. #define MPC107_EPIC_SR_INT0_DES_REG (EPIC_EUMBBAR + 0x10210) /*  SDR0  */
  91. #define MPC107_EPIC_SR_INT1_VEC_REG (EPIC_EUMBBAR + 0x10220) /*  SVPR1 */
  92. #define MPC107_EPIC_SR_INT1_DES_REG (EPIC_EUMBBAR + 0x10230) /*  SDR1  */
  93. #define MPC107_EPIC_SR_INT2_VEC_REG (EPIC_EUMBBAR + 0x10240) /*  SVPR2 */
  94. #define MPC107_EPIC_SR_INT2_DES_REG (EPIC_EUMBBAR + 0x10250) /*  SDR2  */
  95. #define MPC107_EPIC_SR_INT3_VEC_REG (EPIC_EUMBBAR + 0x10260) /*  SVPR3 */
  96. #define MPC107_EPIC_SR_INT3_DES_REG (EPIC_EUMBBAR + 0x10270) /*  SDR3  */
  97. #define MPC107_EPIC_SR_INT4_VEC_REG (EPIC_EUMBBAR + 0x10280) /*  SVPR4 */
  98. #define MPC107_EPIC_SR_INT4_DES_REG (EPIC_EUMBBAR + 0x10290) /*  SDR4  */
  100. #define MPC107_EPIC_SR_INT5_VEC_REG (EPIC_EUMBBAR + 0x102a0) /* SVPR5 */
  101. #define MPC107_EPIC_SR_INT5_DES_REG (EPIC_EUMBBAR + 0x102b0) /* SDR5  */
  102. #define MPC107_EPIC_SR_INT6_VEC_REG (EPIC_EUMBBAR + 0x102c0) /* SVPR6 */
  103. #define MPC107_EPIC_SR_INT6_DES_REG (EPIC_EUMBBAR + 0x102d0) /* SDR6  */
  104. #define MPC107_EPIC_SR_INT7_VEC_REG (EPIC_EUMBBAR + 0x102e0) /* SVPR7 */
  105. #define MPC107_EPIC_SR_INT7_DES_REG (EPIC_EUMBBAR + 0x102f0) /* SDR7  */
  106. #define MPC107_EPIC_SR_INT8_VEC_REG (EPIC_EUMBBAR + 0x10300) /* SVPR8 */
  107. #define MPC107_EPIC_SR_INT8_DES_REG (EPIC_EUMBBAR + 0x10310) /* SDR8  */
  108. #define MPC107_EPIC_SR_INT9_VEC_REG (EPIC_EUMBBAR + 0x10320) /* SVPR9 */
  109. #define MPC107_EPIC_SR_INT9_DES_REG (EPIC_EUMBBAR + 0x10330) /* SDR9  */
  111. #define MPC107_EPIC_SR_INT10_VEC_REG (EPIC_EUMBBAR + 0x10340) /* SVPR10 */
  112. #define MPC107_EPIC_SR_INT10_DES_REG (EPIC_EUMBBAR + 0x10350) /* SDR10  */
  113. #define MPC107_EPIC_SR_INT11_VEC_REG (EPIC_EUMBBAR + 0x10360) /* SVPR11 */
  114. #define MPC107_EPIC_SR_INT11_DES_REG (EPIC_EUMBBAR + 0x10370) /* SDR11  */
  115. #define MPC107_EPIC_SR_INT12_VEC_REG (EPIC_EUMBBAR + 0x10380) /* SVPR12 */
  116. #define MPC107_EPIC_SR_INT12_DES_REG (EPIC_EUMBBAR + 0x10390) /* SDR12  */
  117. #define MPC107_EPIC_SR_INT13_VEC_REG (EPIC_EUMBBAR + 0x103a0) /* SVPR13 */
  118. #define MPC107_EPIC_SR_INT13_DES_REG (EPIC_EUMBBAR + 0x103b0) /* SDR13  */
  119. #define MPC107_EPIC_SR_INT14_VEC_REG (EPIC_EUMBBAR + 0x103c0) /* SVPR14 */
  120. #define MPC107_EPIC_SR_INT14_DES_REG (EPIC_EUMBBAR + 0x103d0) /* SDR14  */
  121. #define MPC107_EPIC_SR_INT15_VEC_REG (EPIC_EUMBBAR + 0x103e0) /* SVPR15 */
  122. #define MPC107_EPIC_SR_INT15_DES_REG (EPIC_EUMBBAR + 0x103f0) /* SDR15 */
  124. /*
  125.  * IIC Interrupts  Vector /Priority Registers (IIVPR) and
  126.  * Destination Registers (IIDR)
  127.  */
  129. #define MPC107_EPIC_I2C_INT_VEC_REG (EPIC_EUMBBAR + 0x11020)/* IIVPR0 */
  130. #define MPC107_EPIC_I2C_INT_DES_REG (EPIC_EUMBBAR + 0x11030)/* IIDR0 */
  132. /*
  133.  * DMA Interrupts  Vector /Priority Registers (IIVPR) and
  134.  * Destination Registers (IIDR) - Channel Zero
  135.  */
  137. #define MPC107_EPIC_DMA0_INT_VEC_REG (EPIC_EUMBBAR + 0x11040) /* IIVPR1 */
  138. #define MPC107_EPIC_DMA0_INT_DES_REG (EPIC_EUMBBAR + 0x11050) /* IIDR1  */
  140. /*
  141.  * DMA Interrupts  Vector /Priority Registers (IIVPR) and
  142.  * Destination Registers (IIDR) -  Channel One
  143.  */
  145. #define MPC107_EPIC_DMA1_INT_VEC_REG (EPIC_EUMBBAR + 0x11060) /* IIVPR2 */
  146. #define MPC107_EPIC_DMA1_INT_DES_REG (EPIC_EUMBBAR + 0x11070) /* IIDR2 */
  149. /*
  150.  * Message Unit  Interrupts  Vector /Priority Registers (IIVPR) and
  151.  * Destination Registers (IIDR)
  152.  */
  154. #define MPC107_EPIC_MSG_INT_VEC_REG (EPIC_EUMBBAR + 0x110c0)/* IIVPR3 */
  155. #define MPC107_EPIC_MSG_INT_DES_REG (EPIC_EUMBBAR + 0x110d0)/* IIDR3  */
  158. /* General  Register Definitions */
  160. #define MPC107_EPIC_PROC_CTASK_PRI_REG 
  161.               (EPIC_EUMBBAR + 0x20080)  /* Proccesor current task Register */
  162. #define MPC107_EPIC_PROC_INT_ACK_REG 
  163.               (EPIC_EUMBBAR + 0x200a0) /* Interrupt  acknowledge  Register */
  164. #define MPC107_EPIC_PROC_EOI_REG 
  165.               (EPIC_EUMBBAR + 0x200b0) /* End of interrupt Register */
  167. /* General   Definitions */
  169. #define MPC107_EPIC_VEC_REG_INTERVAL 0x20 /* Distance between interrupt */
  170.                                              /* vector registers */
  172. #define MPC107_EPIC_VEC_REG(irq)       (MPC107_EPIC_EX_INT0_VEC_REG + 
  173.                                  (irq * MPC107_EPIC_VEC_REG_INTERVAL))
  176. #define MPC107_EPIC_DIRECT_IRQ 0 /* Direct IRQ */
  177. #define MPC107_INT_VEC_IRQ0             5 /* Maximum Ext Interrupts */
  178. #define MPC107_EPIC_INTER_IN_SERVICE 2 /* Interrupt in service */
  179. #define MPC107_EPIC_INTERNAL_INTERRUPT 20 /* Internal Interrupts */
  180. #define MPC107_EPIC_EXTERNAL_INTERRUPT 21 /* External Interrupts */
  181. #define MPC107_EPIC_INV_INTER_SOURCE   22 /* Invalid Interrupt Source */
  182. #define MPC107_EPIC_MAX_EXT_IRQS        5 /* Maximum No. of ext.Interrupts */
  183. #define MPC107_EPIC_PRIORITY_MIN 0 /* minimum level of priority */
  184. #define MPC107_EPIC_PRIORITY_MAX       15 /* maximum level of priority */
  185. #define MPC107_EPIC_PRIORITY_GENERAL   12 /* General priority */
  186. #define MPC107_EPIC_INV_PRIO_ERROR ((ULONG)(-1)) /* Invalid Priority */
  188. #define MPC107_EPIC_IVPRO_INT_NUM       0  /* External Interrupt 0 */
  189. #define MPC107_EPIC_IVPR1_INT_NUM 1  /* External Interrupt 1 */
  190. #define MPC107_EPIC_IVPR2_INT_NUM 2  /* External Interrupt 2 */
  191. #define MPC107_EPIC_IVPR3_INT_NUM 3  /* External Interrupt 3 */
  192. #define MPC107_EPIC_IVPR4_INT_NUM 4  /* External Interrupt 4 */
  194. #define MPC107_EPIC_SVPRO_INT_NUM 0  /* Serial Interrupt 0   */
  195. #define MPC107_EPIC_SVPR1_INT_NUM 1  /* Serial Interrupt 1   */
  196. #define MPC107_EPIC_SVPR2_INT_NUM 2  /* Serial Interrupt 2   */
  197. #define MPC107_EPIC_SVPR3_INT_NUM 3  /* Serial Interrupt 3   */
  198. #define MPC107_EPIC_SVPR4_INT_NUM 4  /* Serial Interrupt 4   */
  199. #define MPC107_EPIC_SVPR5_INT_NUM 5  /* Serial Interrupt 5   */
  200. #define MPC107_EPIC_SVPR6_INT_NUM 6  /* Serial Interrupt 6   */
  201. #define MPC107_EPIC_SVPR7_INT_NUM 7  /* Serial Interrupt 7   */
  202. #define MPC107_EPIC_SVPR8_INT_NUM 8  /* Serial Interrupt 8   */
  203. #define MPC107_EPIC_SVPR9_INT_NUM 9  /* Serial Interrupt 9   */
  204. #define MPC107_EPIC_SVPR1O_INT_NUM 10 /* Serial Interrupt 10  */
  205. #define MPC107_EPIC_SVPR11_INT_NUM 11 /* Serial Interrupt 11  */
  206. #define MPC107_EPIC_SVPR12_INT_NUM 12 /* Serial Interrupt 12  */
  207. #define MPC107_EPIC_SVPR13_INT_NUM 13 /* Serial Interrupt 13  */
  208. #define MPC107_EPIC_SVPR14_INT_NUM 14 /* Serial Interrupt 14  */
  209. #define MPC107_EPIC_SVPR15_INT_NUM 15 /* Serial Interrupt 15  */
  212. #define MPC107_EPIC_IIC_INT_VECT         0x71  /* IIC  Interrupt  */
  213. #define MPC107_EPIC_DMA0_INT_VECT  0x72  /* DMA Channel 0 Interrupt */
  214. #define MPC107_EPIC_DMA1_INT_VECT  0x73  /* DMA Channel 1 Interrupt */
  215. #define MPC107_EPIC_MU_INT_VECT          0x76  /* Message Unit Interrupt  */
  217. /* Bit definitions */
  219. /* Global Configuration Register Bit Definitions  */
  221. #define MPC107_EPIC_GCR_RESET 0x80000000 /* EPIC reset bit */
  222. #define MPC107_EPIC_GCR_MODE_MIXED 0x20000000 /* EPIC Mixed Mode bit */
  224. /* Interrupt Configuration Register Bit Definitions  */
  226. #define MPC107_EPIC_ICR_SEI 0x08000000 /* Serial Interrupt Enable */
  227. #define MPC107_EPIC_ICR_CLK_RATIO_MSK
  228.         (0x40000000 | 0x20000000 | 0x10000000) /* Clock  Ratio Mask  Bits */
  229. #define MPC107_EPIC_ICR_CLK_RATIO(val) 
  230.         (((val) << 28) & MPC107_EPIC_ICR_CLK_RATIO_MSK) /* Clock Ratio Shift */
  233. /* Interrupt Vector/Priority  Register Bit Definitions */
  235. #define MPC107_EPIC_IVPR_INTR_MSK    0x80000000   /* Interrupt Mask bit */
  236. #define MPC107_EPIC_IVPR_INTR_ACTIVE 0x40000000   /* Interrupt Activity Bit */
  237. #define MPC107_EPIC_IVPR_INTR_POLARITY 0x00800000   /* Interrupt Polarity Bit */
  238. #define MPC107_EPIC_IVPR_INTR_SENSE    0x00400000   /* Interrupt Sense Bit */
  239. #define MPC107_EPIC_IVPR_POLARITY(p) ((p) << 23) /* Int Polarity Shift */
  240. #define MPC107_EPIC_IVPR_SENS(s)       ((s) << 22) /* Int Sense Shift */
  241. #define MPC107_EPIC_IVPR_PRIORITY_MSK
  242.         (0x00080000 | 0x00040000 | 0x00020000 | 0x00010000) /* Priority Mask */
  243. #define MPC107_EPIC_IVPR_PRIORITY(p) 
  244.         (((p) << 16) & MPC107_EPIC_IVPR_PRIORITY_MSK)/* Priority Shift */
  245. #define MPC107_EPIC_IVPR_VECTOR_MSK    (0xff)       /* Vector Mask  */
  246. #define MPC107_EPIC_IVPR_VECTOR(vec) 
  247.                ((vec) & MPC107_EPIC_IVPR_VECTOR_MSK) /* Vector Mask */
  248. #define MPC107_EPIC_INT_ACT_LOW    0                 /* Active low Interrupt */
  249. #define MPC107_EPIC_INT_ACT_HIGH   1                 /* Active high Interrupt */
  250. #define MPC107_EPIC_SENSE_LVL    1                 /* Level Sensitive */
  251. #define MPC107_EPIC_SENSE_EDG    0                 /* Edge Sensitive  */
  252. #define MPC107_EPIC_INT_POLARITY   0x0               /* Interrupt polarity */
  254. /* Global Timer Vector/Priority register Bit Definitions */
  256. #define MPC107_EPIC_TM_VECREG_INTMASK   0x80000000 /* Interrupt Mask Bit */
  259. /* Global Timer Base Count Register  Bit Definitions */
  261. #define MPC107_EPIC_TM_BASE_COUNT_CI   0x80000000 /* Count Inhibit Bit */
  264. #define MPC107_EPIC_TM_CUR_COUNT_TB   0x80000000 /* toggle bit */
  266. /* typedefs */
  268. /*  interrupt handler description  */
  270. typedef struct intHandlerDesc
  271.     {
  272.     VOIDFUNCPTR vec; /* interrupt vector */
  273.     INT32 arg; /* interrupt handler argument */
  274.     struct  intHandlerDesc * next; /* pointer to the next handler */
  275.     } INT_HANDLER_DESC;
  278. /* function declarations */
  280. IMPORT VOID    mpc107EpicInit (ULONG IRQType, ULONG clkRatio);
  281. IMPORT VOID mpc107EpicIntrInit (VOID);
  282. IMPORT STATUS   mpc107EpicIntConnect (VOIDFUNCPTR *vector,
  283.                                       VOIDFUNCPTR routine,
  284.                                       INT32 parameter );
  285. IMPORT STATUS mpc107EpicIntDisconnect (VOIDFUNCPTR * vector,
  286.                                         VOIDFUNCPTR routine);
  287. IMPORT VOID    mpc107EpicIntHandler (VOID);
  289. #ifdef __cplusplus
  290. }
  291. #endif
  293. #endif /* __INCmpc107Epich */