开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
m8260Cp.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：6k
源码类别：

VxWorks

开发平台：

C/C++

m8260Cp.h：源码内容
  1. /* m8260Cp.h - Motorola MPC8260 Communications Processor header file */
  3. /* Copyright 1984-1999 Wind River Systems, Inc. */
  5. /*
  6. modification history
  7. --------------------
  8. 01a,12sep99,ms_  created from m8260Cpm.h, 01d.
  9. */
  11. /*
  12.  * This file contains constants for the Communication Processor in
  13.  * the Motorola MPC8260 PowerQUICC II integrated Communications Processor
  14.  */
  16. #ifndef __INCm8260Cph
  17. #define __INCm8260Cph
  19. #ifdef __cplusplus
  20. extern "C" {
  21. #endif
  23. #ifndef M8260ABBREVIATIONS
  24. #define M8260ABBREVIATIONS
  25.     
  26. #ifdef  _ASMLANGUAGE
  27. #define CAST(x)
  28. #else /* _ASMLANGUAGE */
  29. typedef volatile UCHAR VCHAR;   /* shorthand for volatile UCHAR */
  30. typedef volatile INT32 VINT32; /* volatile unsigned word */
  31. typedef volatile INT16 VINT16; /* volatile unsigned halfword */
  32. typedef volatile INT8 VINT8;   /* volatile unsigned byte */
  33. typedef volatile UINT32 VUINT32; /* volatile unsigned word */
  34. typedef volatile UINT16 VUINT16; /* volatile unsigned halfword */
  35. typedef volatile UINT8 VUINT8;   /* volatile unsigned byte */
  36. #define CAST(x) (x)
  37. #endif  /* _ASMLANGUAGE */
  39. #endif /* M8260ABBREVIATIONS */
  41. /*
  42.  * MPC8260 internal register/memory map (section 17 of prelim. spec)
  43.  * note that these are offsets from the value stored in the IMMR
  44.  * register. Also note that in the MPC8260, the IMMR is not a special
  45.  * purpose register, but it is memory mapped.
  46.  */
  47.  
  48. /* Command Register definitions (CPCR - 0x119C0) */    
  49.  
  50. #define M8260_CPCR(base)   (CAST(VUINT32 *)((base) + 0x119C0)) /* CPCR */
  51. #define M8260_CPCR_LATENCY (65536 * 400) /* worst case exec latency */
  53. #define M8260_CPCR_RESET 0x80000000 /* software reset command */
  54. #define M8260_CPCR_PAGE_MSK 0x7c000000 /* RAM page number */
  55. #define M8260_CPCR_SBC_MSK      0x03e00000 /* sub-block code */
  56. #define M8260_CPCR_RES1      0x001e0000 /* reserved */
  57. #define M8260_CPCR_FLG 0x00010000 /* flag - command executing */ 
  58. #define M8260_CPCR_RES2      0x0000c000 /* reserved */
  59. #define M8260_CPCR_MCN_MSK      0x00003fc0 /* MCC channel number */
  60. #define M8260_CPCR_RES3      0x00000030 /* reserved */
  61. #define M8260_CPCR_OP_MSK      0x0000000f /* command opcode */
  62. #define M8260_CPCR_PAGE_SHIFT   0x1a /* get to the page field */
  63. #define M8260_CPCR_SBC_SHIFT    0x15 /* get to the SBC field */
  64. #define M8260_CPCR_MCN_SHIFT    0x6 /* get to the MCC field */
  65. #define M8260_CPCR_OP_SHIFT  0x0 /* get to the opcode field */
  66. #define M8260_CPCR_MCN_HDLC    0x0 /* protocol code: HDLC */
  67. #define M8260_CPCR_MCN_ATM    0xa /* protocol code: ATM */
  68. #define M8260_CPCR_MCN_ETH    0xc /* protocol code: ETH */
  69. #define M8260_CPCR_MCN_TRANS    0xf /* protocol code: TRANS */
  71. #define M8260_CPCR_OP(x)
  72.     (((x) << M8260_CPCR_OP_SHIFT) & M8260_CPCR_OP_MSK)
  73.     
  74. #define M8260_CPCR_SBC(x)
  75.     (((x) << M8260_CPCR_SBC_SHIFT) & M8260_CPCR_SBC_MSK)
  77. #define M8260_CPCR_PAGE(x)
  78.     (((x) << M8260_CPCR_PAGE_SHIFT) & M8260_CPCR_PAGE_MSK)
  80. #define M8260_CPCR_MCN(x)
  81.     (((x) << M8260_CPCR_MCN_SHIFT) & M8260_CPCR_MCN_MSK)
  83. /* CPCR - Sub-block code */
  85. #define M8260_CPCR_SBC_FCC1     0x10 /* FCC1 channel */ 
  86. #define M8260_CPCR_SBC_ATM_FCC1 0x0e /* ATM on FCC1 */ 
  87. #define M8260_CPCR_SBC_FCC2     0x11 /* FCC2 channel */ 
  88. #define M8260_CPCR_SBC_ATM_FCC2 0x0e /* ATM on FCC2 */ 
  89. #define M8260_CPCR_SBC_FCC3     0x12 /* FCC3 channel */ 
  90. #define M8260_CPCR_SBC_SCC1     0x04 /* SCC1 channel */ 
  91. #define M8260_CPCR_SBC_SCC2     0x05 /* SCC2 channel */ 
  92. #define M8260_CPCR_SBC_SCC3     0x06 /* SCC3 channel */ 
  93. #define M8260_CPCR_SBC_SCC4     0x07 /* SCC4 channel */ 
  94. #define M8260_CPCR_SBC_SMC1     0x08 /* SMC1 channel */ 
  95. #define M8260_CPCR_SBC_SMC2     0x09 /* SMC2 channel */ 
  96. #define M8260_CPCR_SBC_RAND     0x0e /* RAND channel */ 
  97. #define M8260_CPCR_SBC_SPI      0x0a /* SPI */ 
  98. #define M8260_CPCR_SBC_I2C      0x0b /* I2C */ 
  99. #define M8260_CPCR_SBC_TIMER    0x0f /* TIMER */ 
  100. #define M8260_CPCR_SBC_MCC1     0x1c /* MCC1 channel */ 
  101. #define M8260_CPCR_SBC_MCC2     0x1d /* MCC2 channel */ 
  102. #define M8260_CPCR_SBC_IDMA1    0x14 /* IDMA1 channel */ 
  103. #define M8260_CPCR_SBC_IDMA2    0x15 /* IDMA2 channel */ 
  104. #define M8260_CPCR_SBC_IDMA3    0x16 /* IDMA3 channel */ 
  105. #define M8260_CPCR_SBC_IDMA4    0x17 /* IDMA4 channel */ 
  107. /* CPCR - Page code */
  109. #define M8260_CPCR_PAGE_FCC1    0x04 /* FCC1 channel */ 
  110. #define M8260_CPCR_PAGE_FCC2    0x05 /* FCC2 channel */ 
  111. #define M8260_CPCR_PAGE_FCC3    0x06 /* FCC3 channel */ 
  112. #define M8260_CPCR_PAGE_SCC1    0x00 /* SCC1 channel */ 
  113. #define M8260_CPCR_PAGE_SCC2    0x01 /* SCC2 channel */ 
  114. #define M8260_CPCR_PAGE_SCC3    0x02 /* SCC3 channel */ 
  115. #define M8260_CPCR_PAGE_SCC4    0x03 /* SCC4 channel */ 
  116. #define M8260_CPCR_PAGE_SMC1    0x07 /* SMC1 channel */ 
  117. #define M8260_CPCR_PAGE_SMC2    0x08 /* SMC2 channel */ 
  118. #define M8260_CPCR_PAGE_RAND    0x0a /* RAND channel */ 
  119. #define M8260_CPCR_PAGE_SPI     0x09 /* SPI */ 
  120. #define M8260_CPCR_PAGE_I2C     0x0a /* I2C */ 
  121. #define M8260_CPCR_PAGE_TIMER   0x0a /* TIMER */ 
  122. #define M8260_CPCR_PAGE_MCC1    0x07 /* MCC1 channel */ 
  123. #define M8260_CPCR_PAGE_MCC2    0x08 /* MCC2 channel */ 
  124. #define M8260_CPCR_PAGE_IDMA1   0x07 /* IDMA1 channel */ 
  125. #define M8260_CPCR_PAGE_IDMA2   0x08 /* IDMA2 channel */ 
  126. #define M8260_CPCR_PAGE_IDMA3   0x09 /* IDMA3 channel */ 
  127. #define M8260_CPCR_PAGE_IDMA4   0x0a /* IDMA4 channel */ 
  129. /* CPCR - opcodes */
  130.  
  131. #define M8260_CPCR_RT_INIT 0x0 /* Init rx and tx */
  132. #define M8260_CPCR_RX_INIT    0x1 /* init rx only */
  133. #define M8260_CPCR_TX_INIT    0x2 /* init tx only */
  134. #define M8260_CPCR_HUNT       0x3 /* rx frame hunt mode */
  135. #define M8260_CPCR_TX_STOP      0x4 /* stop tx */
  136. #define M8260_CPCR_TX_GRSTOP    0x5 /* gracefully stop tx */
  137. #define M8260_CPCR_TX_RESTART   0x6 /* restart tx */
  138. #define M8260_CPCR_RX_CLOSE     0x7 /* close rx buffer */
  139. #define M8260_CPCR_SET_GROUP  0x8 /* set group address */
  140. #define M8260_CPCR_SET_TMR 0x8 /* set timer */
  141. #define M8260_CPCR_GCI_TMO 0x9 /* gci timeout */
  142. #define M8260_CPCR_IDMA_START 0x9 /* start idma */
  143. #define M8260_CPCR_MCC_RX_STOP 0x9 /* stop rx on MCC */
  144. #define M8260_CPCR_ATM_TX 0xa /* ATM transmit */
  145. #define M8260_CPCR_BCS_RESET  0xa /* blk chk seq reset */
  146. #define M8260_CPCR_GCI_ABRT 0xa /* gci abort request */
  147. #define M8260_CPCR_IDMA_STOP 0xb /* stop idma */
  148. #define M8260_CPCR_RANDOM 0xc /* random number */
  150. #ifdef __cplusplus
  151. }
  152. #endif
  154. #endif /* __INCm8260Cph */