开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
ppc860Sio.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：29k
源码类别：

VxWorks

开发平台：

C/C++

ppc860Sio.h：源码内容
  1. /* Copyright 1984-1998 Wind River Systems, Inc. */
  3. /*
  4. modification history
  5. --------------------
  6. 01g,07jan99,cn   fixed properly SPR# 22503 and SPR# 24296.
  7. 01f,22oct98,cn   added missing parenthesis in some defines (SPR# 22503).
  8. 01e,13apr98,map  moved SCC device definitions to ../multi/ppc860Cpm.h
  9.                  renamed SCC_DEV to SCC_UART_DEV
  10. 01d,26mar98,map  added SMC, SCC, PIP defines.
  11. 01c,24may96,tpr  changed statusMode from VINT16 to VUINT16.
  12. 01b,22apr96,cah  change definitions to be offsets from a known #define
  13.  constant, rather than from a run-time IMMR register value.
  14.  Changes are required in sysSerial.c for this as well.
  15. 01a,11apr96,cah  created.
  16. */
  18. /*
  19.  * This file contains constants for the Motorola MPC860 PowerPC
  20.  * microcontroller chip.
  21.  */
  23. #ifndef __INCppc860Sioh
  24. #define __INCppc860Sioh
  26. #ifdef __cplusplus
  27. extern "C" {
  28. #endif
  30. #ifndef _ASMLANGUAGE
  32. #include "sioLib.h"
  33. #include "drv/multi/ppc860Cpm.h"
  34. #include "drv/multi/ppc860Siu.h"
  36. /* device and channel structures */
  38. /* 
  39.  * The PPC860SMC_CHAN structure defines a serial I/O channel which
  40.  * describes the (TBD) registers for a given channel. 
  41.  * Also the various SIO driver functions ( ioctl, txStarup, callbackInstall,
  42.  * pollInput, polloutput ) that this channel could utilize are declared 
  43.  * here.
  44.  */
  47. /*  roughly things copied in structure form from multi/m68360.h    */
  49. /* MPC860 Dual Ported Ram addresses */
  51. #define PPC860_DPR_SCC1(dprbase)     ((VINT32 *) ((dprbase) + 0x1c00))
  52. #define PPC860_DPR_I2C(dprbase)      ((VINT32 *) ((dprbase) + 0x1c80))
  53. #define PPC860_DPR_MISC(dprbase)     ((VINT32 *) ((dprbase) + 0x1cb0))
  54. #define PPC860_DPR_IDMA1(dprbase)    ((VINT32 *) ((dprbase) + 0x1cc0))
  55. #define PPC860_DPR_SCC2(dprbase)     ((VINT32 *) ((dprbase) + 0x1d00))
  56. #define PPC860_DPR_SPI(dprbase)      ((VINT32 *) ((dprbase) + 0x1d80))
  57. #define PPC860_DPR_TMR(dprbase)      ((VINT32 *) ((dprbase) + 0x1db0))
  58. #define PPC860_DPR_IDMA2(dprbase)    ((VINT32 *) ((dprbase) + 0x1dc0))
  59. #define PPC860_DPR_SCC3(dprbase)     ((VINT32 *) ((dprbase) + 0x1e00))
  60. #define PPC860_DPR_SMC1(dprbase)     ((VINT32 *) ((dprbase) + 0x1e80))
  61. #define PPC860_DPR_DSP1(dprbase)     ((VINT32 *) ((dprbase) + 0x1ec0))
  62. #define PPC860_DPR_SCC4(dprbase)     ((VINT32 *) ((dprbase) + 0x1f00))
  63. #define PPC860_DPR_SMC2(dprbase)     ((VINT32 *) ((dprbase) + 0x1f80))
  64. #define PPC860_DPR_DSP2(dprbase)     ((VINT32 *) ((dprbase) + 0x1fc0))
  66. /*
  67.  * dual-ported parameter RAM SMC offsets                     
  68.  * access these with SMC_RBASE(base_dpram_addr_of_this_SMC1) 
  69.  * base_dpram_addr_of_this_SMC1 == PPC860_DPR_SMC1(dprbase)  
  70.  * or == PPC860_DPR_SMC2(dprbase)                            
  71.  */
  72. #define SMC_RBASE(base)   ((VINT16 *) ((base) + 0x00)) /* Rx Buff Descr Base */
  73. #define SMC_TBASE(base)   ((VINT16 *) ((base) + 0x02)) /* Tx Buff Descr Base */
  74. #define SMC_RFCR(base)    ((VINT8  *) ((base) + 0x04)) /* Rx Function Code */
  75. #define SMC_TFCR(base)    ((VINT8  *) ((base) + 0x05)) /* Tx Function Code */
  76. #define SMC_MRBLR(base)   ((VINT16 *) ((base) + 0x06)) /* Max Rcv Buff Length */
  77. #define SMC_RSTATE(base)  ((VINT32 *) ((base) + 0x08)) /* Rx Internal State */
  78. #define SMC_RBPTR(base)   ((VINT16 *) ((base) + 0x10)) /* Rx Buffer Pointer */
  79. #define SMC_TSTATE(base)  ((VINT32 *) ((base) + 0x18)) /* Tx Internal State */
  80. #define SMC_TBPTR(base)   ((VINT16 *) ((base) + 0x20)) /* Tx Buffer Pointer */
  81. #define SMC_MAX_IDL(base) ((VINT16 *) ((base) + 0x28)) /* Max Idle characters */
  82. #define SMC_IDLC(base)    ((VINT16 *) ((base) + 0x2A)) /* Temp Idle counter */
  83. #define SMC_BRKLN(base)   ((VINT16 *) ((base) + 0x2C)) /* Last Rx Break length*/
  84. #define SMC_BRKEC(base)   ((VINT16 *) ((base) + 0x2E)) /* Rx Brk Cond counter */
  85. #define SMC_BRKCR(base)   ((VINT16 *) ((base) + 0x30)) /* Break Count reg (Tx)*/
  86. #define SMC_RMASK(base)   ((VINT16 *) ((base) + 0x32)) /* Temp bit mask */
  88. /* dual ported parameter RAM PIP offsets */
  89.                            
  90. #define PIP_RBASE(base)   ((VINT16 *)((base) + 0x00)) /* Rx Buff Descr Base */
  91. #define PIP_TBASE(base)   ((VINT16 *)((base) + 0x01)) /* Tx Buff Descr Base */
  92. #define PIP_CFCR(base)    ((VINT8  *)((base) + 0x04)) /* Cent. Function Code */
  93. #define PIP_SMASK(base)   ((VINT8  *)((base) + 0x05)) /* Status mask */
  95. /* 
  96.  * dual-ported parameter RAM SCC offsets                       
  97.  * access these with SCC_RBASE(base_dpram_addr_of_this_SCC1)    
  98.  * base_dpram_addr_of_this_SCC1 == PPC860_DPR_SCC1(dprbase)    
  99.  * or == PPC860_DPR_SCC1(dprbase)                              
  100.  */
  102. #define SCC_RBASE(base)   ((VINT16 *) ((base) + 0x00)) /* Rx Buff Descr Base */
  103. #define SCC_TBASE(base)   ((VINT16 *) ((base) + 0x02)) /* Tx Buff Descr Base */
  104. #define SCC_RFCR(base)    ((VINT8  *) ((base) + 0x04)) /* Rx Function Code */
  105. #define SCC_TFCR(base)    ((VINT8  *) ((base) + 0x05)) /* Tx Function Code */
  106. #define SCC_MRBLR(base)   ((VINT16 *) ((base) + 0x06)) /* Max Rcv Buff Length */
  107. #define SCC_RSTATE(base)  ((VINT32 *) ((base) + 0x08)) /* Rx Internal State */
  108. #define SCC_RBPTR(base)   ((VINT16 *) ((base) + 0x10)) /* Rx Buffer Pointer */
  109. #define SCC_TSTATE(base)  ((VINT32 *) ((base) + 0x18)) /* Tx Internal State */
  110. #define SCC_TBPTR(base)   ((VINT16 *) ((base) + 0x20)) /* Tx Buffer Pointer */
  111. #define SCC_RCRC(base)    ((VINT16 *) ((base) + 0x28)) /* Max Idle characters */
  112. #define SCC_TCRC(base)    ((VINT16 *) ((base) + 0x2C)) /* Max Idle characters */
  113. #define SCC_MAX_IDL(base) ((VINT16 *) ((base) + 0x38)) /* Max Idle characters */
  114. #define SCC_IDLC(base)    ((VINT16 *) ((base) + 0x3A)) /* Temp Idle counter */
  115. #define SCC_BRKCR(base)   ((VINT16 *) ((base) + 0x3C)) /* Break Count Reg (Tx)*/
  116. #define SCC_PAREC(base)   ((VINT16 *) ((base) + 0x3E)) /* Rx Parity Err Cnt */
  117. #define SCC_FRMEC(base)   ((VINT16 *) ((base) + 0x40)) /* Rx Frame Err Cnt */
  118. #define SCC_NOSEC(base)   ((VINT16 *) ((base) + 0x42)) /* Receive Noise Cnt */
  120. /*
  121.  * dual-ported parameter RAM I2C offsets
  122.  * access these with I2C_RPBASE(base_dpram_addr_of_I2C)
  123.  */
  125. #define I2C_RPBASE(base)  ((VINT16 *) ((char *)base + 0x2C))
  129. typedef struct          /* SMC_BUF */
  130.     {
  131.     VUINT16 statusMode;             /* status and control */
  132.     VINT16      dataLength;             /* length of data buffer in bytes */
  133.     u_char *    dataPointer;            /* points to data buffer */
  134.     } SMC_BUF;
  136. typedef struct          /* SMC_PARAM */
  137.     {                 /* offset description*/
  138.     VINT16      rbase;          /* 00 Rx buffer descriptor base address */
  139.     VINT16      tbase;          /* 02 Tx buffer descriptor base address */
  140.     VINT8       rfcr;           /* 04 Rx function code */
  141.     VINT8       tfcr;           /* 05 Tx function code */
  142.     VINT16      mrblr;          /* 06 maximum receive buffer length */
  143.     VINT32      rstate;         /* 08 Rx internal state */
  144.     VINT32      res1;           /* 0C Rx internal data pointer */
  145.     VINT16      rbptr;          /* 10 Rx buffer descriptor pointer */
  146.     VINT16      res2;           /* 12 reserved/internal */
  147.     VINT32      res3;           /* 14 reserved/internal */
  148.     VINT32      tstate;         /* 18 Tx internal state */
  149.     VINT32      res4;           /* 1C reserved/internal */
  150.     VINT16      tbptr;          /* 20 Tx buffer descriptor pointer */
  151.     VINT16      res5;           /* 22 reserved/internal */
  152.     VINT32      res6;           /* 24 reserved/internal */
  153.     VINT16      maxidl;         /* 28 Maximum idle characters */
  154.     VINT16      idlc;           /* 2A temporary idle counter */
  155.     VINT16      brkln;          /* 2C last recv break length */
  156.     VINT16      brkec;          /* 2E recv break condition counter */
  157.     VINT16      brkcr;          /* 30 xmit break count register */
  158.     VINT16      r_mask;         /* 32 temporary bit mask */
  159.     } SMC_PARAM;
  161. typedef struct          /* SMC */
  162.     {
  163.     SMC_PARAM   param;                  /* SMC parameters */
  164.     } SMC;
  166. typedef struct          /* SMC_REG */
  167.     {
  168.     VINT16      smcmr;                  /* SMC Mode register */
  169.     VINT8 res1[2]; /* reserved */
  170.     VINT8       smce;                   /* SMC Event register */
  171.     VINT8 res2[3]; /* reserved */
  172.     VINT8       smcm;                   /* SMC Mask register */
  173.     } SMC_REG;
  175. /* SMC device descriptor */
  177. typedef struct          /* SMC_DEV */
  178.     {
  179.     int                 smcNum;         /* number of SMC device (1 or 2)*/
  180.     int                 txBdNum;        /* number of transmit buf descriptors */
  181.     int                 rxBdNum;        /* number of receive buf descriptors */
  182.     SMC_BUF *           txBdBase;       /* transmit BD base address */
  183.     SMC_BUF *           rxBdBase;       /* receive BD base address */
  184.     u_char *            txBufBase;      /* transmit buffer base address */
  185.     u_char *            rxBufBase;      /* receive buffer base address */
  186.     VINT32              txBufSize;      /* transmit buffer size */
  187.     VINT32              rxBufSize;      /* receive buffer size */
  188.     int                 txBdNext;       /* next transmit BD to fill */
  189.     int                 rxBdNext;       /* next receive BD to read */
  190.     volatile SMC *      pSmc;           /* SMC parameter RAM. Must point */
  191. /* at DPRAM area for SMC1 or SMC2 */
  192.     volatile SMC_REG *  pSmcReg;        /* SMC registers must point at */
  193. /* SMCMR1 or SMCMR2 */
  194.     VINT32              intMask;        /* interrupt acknowledge mask */
  195.     } SMC_DEV;
  197. /* SCC device descriptor */
  199. typedef struct          /* SCC_UART_DEV */
  200.     {
  201.     int  sccNum; /* number of SCC device */
  202.     int  txBdNum; /* number of transmit buf descriptors */
  203.     int  rxBdNum; /* number of receive buf descriptors */
  204.     SCC_BUF *  txBdBase; /* transmit BD base address */
  205.     SCC_BUF *  rxBdBase; /* receive BD base address */
  206.     u_char *  txBufBase; /* transmit buffer base address */
  207.     u_char * rxBufBase; /* receive buffer base address */
  208.     VINT32  txBufSize; /* transmit buffer size */
  209.     VINT32  rxBufSize; /* receive buffer size */
  210.     int txBdNext; /* next transmit BD to fill */
  211.     int rxBdNext; /* next receive BD to read */
  212.     volatile SCC * pScc; /* SCC parameter RAM */
  213.     volatile SCC_REG * pSccReg; /* SCC registers */
  214.     VINT32 intMask; /* interrupt acknowledge mask */
  215.     } SCC_UART_DEV;
  217. typedef struct           /* I2C_PARAM */
  218.     { /* offset description */
  219.     VINT16  rbase; /* 00 Rx buffer descriptors base address */
  220.     VINT16  tbase; /* 02 Tx buffer descriptors base address */
  221.     VINT8  rfcr; /* 04 Rx function code */
  222.     VINT8  tfcr; /* 05 Tx function code */
  223.     VINT16  mrblr; /* 06 maximum receive buffer length */
  224.     VINT32  ris; /* 08 Rx internal state */
  225.     VINT32  ridp; /* 0c Rx internal data pointer */
  226.     VINT16  rbptr; /* 10 Rx buffer descriptor pointer */
  227.     VINT16  ribc; /* 12 Rx internal byte count */
  228.     VINT32  rt; /* 14 Rx temp */
  229.     VINT32  tis; /* 18 Tx internal state */
  230.     VINT32  tidp; /* 1c Tx internal data pointer */
  231.     VINT16  tbptr; /* 20 Tx buffer descriptor pointer */
  232.     VINT16  tibc; /* 22 Tx internal byte count */
  233.     VINT32  tt; /* 24 Tx temp */
  234.     VINT32  notused; /* 28 not used */
  235.     VINT16  rpbase; /* 2c relocatable parameter RAM base */
  236.     VINT16  reserved; /* 2e reserved */
  237.     } I2C_PARAM;
  239. /* standard dual-mode serial driver header structure follows      */
  241. typedef struct ppc860_chan /* PPC860SMC_CHAN */
  242.     {
  243.     /* always goes first */
  244.     SIO_DRV_FUNCS *pDrvFuncs; /* driver functions */
  245.     
  246.     /* callbacks */
  248.     STATUS (*getTxChar)(); /* pointer to a xmitr function */
  249.     STATUS (*putRcvChar)();/* pointer to a recvr function */
  250.     void * getTxArg;
  251.     void * putRcvArg;
  253.     VINT16              int_vec;        /* interrupt vector number */
  254.     VINT16              channelMode;    /* SIO_MODE                */
  255.     int                 baudRate;
  256.     int                 clockRate;      /* CPU clock frequency (Hz) */
  257.     int                 bgrNum;         /* number of BRG being used */
  258.     VINT32 *            pBaud;          /* BRG registers */
  259.     VINT32              regBase;        /* register/DPR base address */
  260.     SMC_DEV             uart;           /* UART SCC device */
  261.     } PPC860SMC_CHAN;
  264. /* serial procedures */
  265. IMPORT void ppc860DevInit (PPC860SMC_CHAN *);
  266. IMPORT void ppc860Int (PPC860SMC_CHAN *);
  267. IMPORT void ppc800DevInit (PPC860SMC_CHAN *);
  268. IMPORT void ppc800Int (PPC860SMC_CHAN *);
  270. /*  standard dual-mode serial driver header structure follows - SCC */
  272. typedef struct ppc860Scc_chan /* PPC860SCC_CHAN */
  273.     {
  274.     /* always goes first */
  276.     SIO_DRV_FUNCS *pDrvFuncs; /* driver functions */
  277.     
  278.     /* callbacks */
  280.     STATUS (*getTxChar)(); /* pointer to a xmitr function */
  281.     STATUS (*putRcvChar)();/* pointer to a recvr function */
  282.     void * getTxArg;
  283.     void * putRcvArg;
  285.     VINT16              int_vec;        /* interrupt vector number */
  286.     VINT16              channelMode;    /* SIO_MODE                */
  287.     int                 baudRate;
  288.     int                 clockRate;      /* CPU clock frequency (Hz) */
  289.     int                 bgrNum;         /* number of BRG being used */
  290.     VINT32 *            pBaud;          /* BRG registers */
  291.     VINT32              regBase;        /* register/DPR base address */
  292.     SCC_UART_DEV        uart;           /* UART SCC device */
  293.     } PPC860SCC_CHAN;
  295. /* function declarations */
  297. IMPORT void ppc860SccInt (PPC860SCC_CHAN *);
  298. IMPORT void ppc860SccDevInit (PPC860SCC_CHAN *);
  300. /* channels */
  302. #define PPC860_CHANNEL_A 0
  303. #define PPC860_CHANNEL_B 1
  305. #define PPC860SMC_N_CHANS    2 /* number of serial channels on chip */
  307. /* SIO -- mpc860 serial channel chip -- register definitions */
  309. /* Buffer Descriptor Pointer Definitions */
  311. /* Receive BD status bits 16-bit value */
  313. #define BD_RX_EMPTY_BIT 0x8000 /* buffer is empty */
  314. #define BD_RX_WRAP_BIT 0x2000 /* last BD in chain */
  315. #define BD_RX_INTERRUPT_BIT 0x1000 /* set interrupt when filled */
  316. #define BD_RX_CON_MODE_BIT 0x0200 /* Continuous Mode bit */
  317. #define BD_RX_IDLE_CLOSE_BIT 0x0100 /* Close on IDLE recv bit */
  318. #define BD_RX_BREAK_CLOSE_BIT 0x0020 /* Close on break recv bit */
  319. #define BD_RX_FRAME_CLOSE_BIT 0x0010 /* Close on frame error bit */
  320. #define BD_RX_PARITY_ERROR_BIT 0x0008 /* Parity error in last byte */
  321. #define BD_RX_OVERRUN_ERROR_BIT 0x0002 /* Overrun occurred */
  323. /* Transmit BD status bits 16-bit value */
  325. #define BD_TX_READY_BIT 0x8000 /* Transmit ready/busy bit */
  326. #define BD_TX_WRAP_BIT 0x2000 /* last BD in chain */
  327. #define BD_TX_INTERRUPT_BIT 0x1000 /* set interrupt when emptied */
  328. #define BD_TX_CON_MODE_BIT 0x0200 /* Continuous Mode bit */
  329. #define BD_TX_PREAMBLE_BIT 0x0100 /* send preamble sequence */
  331. #define BD_STATUS_OFFSET 0x00 /* two bytes */
  332. #define BD_DATA_LENGTH_OFFSET 0x02 /* two bytes */
  333. #define BD_BUF_POINTER_OFFSET 0x04 /* four bytes */
  335. /*
  336.  * MPC860 internal register/memory map (section 17 of prelim. spec)
  337.  * note that these are offsets from the value stored in the IMMR
  338.  * register, which is in the PowerPC special register address space
  339.  * at register number 638
  340.  */
  342. /**** SIU module configuration ***/
  343. #define MPC860_SIUMCR(base) ((VINT32 *) ((base) + 0x00))
  344. /**** System Protection Control ***/
  345. #define MPC860_SYPCR(base) ((VINT32 *) ((base) + 0x04))
  346. /**** SW watch dog timer value ***/
  347. #define MPC860_SWT(base) ((VINT32 *) ((base) + 0x08))
  348. /*** Software service reg ***/
  349. #define MPC860_SWSR(base) ((VINT16 *) ((base) + 0x0E))
  350. /*** Interrupt pending reg ***/
  351. #define MPC860_SIPEND(base) ((VINT32 *) ((base) + 0x10))
  352. /*** Interrupt Mask reg ***/
  353. #define MPC860_SIMASK(base) ((VINT32 *) ((base) + 0x14))
  354. /*** Interrupt Edge level mask ***/
  355. #define MPC860_SIEL(base) ((VINT32 *) ((base) + 0x18))
  356. /*** Interrupt Vector reg ***/
  357. #define MPC860_SIVEC(base) ((VINT32 *) ((base) + 0x1C))
  358. /*** Transfer error status ***/
  359. #define MPC860_TESR(base) ((VINT32 *) ((base) + 0x20))
  360. /*** SDMA Config reg ***/
  361. #define MPC860_SDCR(base) ((VINT32 *) ((base) + 0x30))
  363. /*** CP Interrupt vector reg ***/
  364. #define MPC860_CIVR(base) ((VINT16 *) ((base) + 0x930))
  365. /*** CP Interrupt config reg ***/
  366. #define MPC860_CICR(base) ((VINT32 *) ((base) + 0x940))
  367. /*** CP Interrupt pending reg ***/
  368. #define MPC860_CIPR(base) ((VINT32 *) ((base) + 0x944))
  369. /*** CP Interrupt mask reg ***/
  370. #define MPC860_CIMR(base) ((VINT32 *) ((base) + 0x948))
  371. /*** CP Interrupt in-service reg ***/
  372. #define MPC860_CISR(base) ((VINT32 *) ((base) + 0x94C))
  373. /*** Port A data direction reg ***/
  374. #define MPC860_PADIR(base) ((VINT16 *) ((base) + 0x950))
  375. /*** Port A pin assign reg ***/
  376. #define MPC860_PAPAR(base) ((VINT16 *) ((base) + 0x952))
  377. /*** Port A open drain reg ***/
  378. #define MPC860_PAODR(base) ((VINT16 *) ((base) + 0x954))
  379. /*** Port A data reg ***/
  380. #define MPC860_PADAT(base) ((VINT16 *) ((base) + 0x956))
  381. /*** Port C data direction reg ***/
  382. #define MPC860_PCDIR(base) ((VINT16 *) ((base) + 0x960))
  383. /*** Port C pin assign reg ***/
  384. #define MPC860_PCPAR(base) ((VINT16 *) ((base) + 0x962))
  385. /*** Port C special options reg ***/
  386. #define MPC860_PCSO(base) ((VINT16 *) ((base) + 0x964))
  387. /*** Port C data reg ***/
  388. #define MPC860_PCDAT(base) ((VINT16 *) ((base) + 0x966))
  389. /*** Port C interrupt control reg ***/
  390. #define MPC860_PCINT(base) ((VINT16 *) ((base) + 0x968))
  391. /*** Port D data direction reg ***/
  392. #define MPC860_PDDIR(base) ((VINT16 *) ((base) + 0x970))
  393. /*** Port D pin assign reg ***/
  394. #define MPC860_PDPAR(base) ((VINT16 *) ((base) + 0x972))
  395. /*** Port D data reg ***/
  396. #define MPC860_PDDAT(base) ((VINT16 *) ((base) + 0x976))
  398. /*** Comm processor cmd reg ***/
  399. #define MPC860_CPCR(base) ((VINT16 *) ((base) + 0x9C0))
  400. /*** RISC config reg ***/
  401. #define MPC860_RCCR(base) ((VINT16 *) ((base) + 0x9C4))
  402. /*** RISC dev support status reg ***/
  403. #define MPC860_RMDS(base) ((VINT8  *) ((base) + 0x9C7))
  404. /*** RISC ucode dev spt control reg ***/
  405. #define MPC860_RMDR(base) ((VINT32 *) ((base) + 0x9C8))
  406. /*** RISC controller trap reg 1 ***/
  407. #define MPC860_RCTR1(base) ((VINT16 *) ((base) + 0x9CC))
  408. /*** RISC controller trap reg 2 ***/
  409. #define MPC860_RCTR2(base) ((VINT16 *) ((base) + 0x9CE))
  410. /*** RISC controller trap reg 3 ***/
  411. #define MPC860_RCTR3(base) ((VINT16 *) ((base) + 0x9D0))
  412. /*** RISC controller trap reg 4 ***/
  413. #define MPC860_RCTR4(base) ((VINT16 *) ((base) + 0x9D2))
  414. /*** RISC Timers event reg ***/
  415. #define MPC860_RTER(base) ((VINT16 *) ((base) + 0x9D6))
  416. /*** RISC Timers mask reg ***/
  417. #define MPC860_RTMR(base) ((VINT16 *) ((base) + 0x9DA))
  419. /*** baud rate generation register set ***/
  420. /*** BRG1 configuration reg ***/
  421. #define MPC860_BRGC1(base) ((VINT32 *) ((base) + 0x9F0))
  422. /*** BRG2 configuration reg ***/
  423. #define MPC860_BRGC2(base) ((VINT32 *) ((base) + 0x9F4))
  424. /*** BRG3 configuration reg ***/
  425. #define MPC860_BRGC3(base) ((VINT32 *) ((base) + 0x9F8))
  426. /*** BRG4 configuration reg ***/
  427. #define MPC860_BRGC4(base) ((VINT32 *) ((base) + 0x9FC))
  428. /*** SCC1 Mode reg low ***/
  429. #define MPC860_GSMR_L1(base) ((VINT32 *) ((base) + 0xA00))
  430. /*** SCC1 Mode reg High ***/
  431. #define MPC860_GSMR_H1(base) ((VINT32 *) ((base) + 0xA04))
  432. /*** SCC1 Protocol Specific Mode reg ***/
  433. #define MPC860_PSMR1(base) ((VINT16 *) ((base) + 0xA08))
  434. /*** SCC1 Transmit-On-Demand reg ***/
  435. #define MPC860_TODR1(base) ((VINT16 *) ((base) + 0xA0C))
  436. /*** SCC1 Data Synchronization reg ***/
  437. #define MPC860_DSR1(base) ((VINT16 *) ((base) + 0xA0E))
  438. /*** SCC1 Event reg ***/
  439. #define MPC860_SCCE1(base) ((VINT16 *) ((base) + 0xA10))
  440. /*** SCC1 Mask reg ***/
  441. #define MPC860_SCCM1(base) ((VINT16 *) ((base) + 0xA14))
  442. /*** SCC1 Status reg ***/
  443. #define MPC860_SCCS1(base) ((VINT8  *) ((base) + 0xA17))
  445. /*** SCC2 Mode reg low ***/
  446. #define MPC860_GSMR_L2(base) ((VINT32 *) ((base) + 0xA20))
  447. /*** SCC2 Mode reg High ***/
  448. #define MPC860_GSMR_H2(base) ((VINT32 *) ((base) + 0xA24))
  449. /*** SCC2 Protocol Specific Mode reg ***/
  450. #define MPC860_PSMR2(base) ((VINT16 *) ((base) + 0xA28))
  451. /*** SCC2 Transmit-On-Demand reg ***/
  452. #define MPC860_TODR2(base) ((VINT16 *) ((base) + 0xA2C))
  453. /*** SCC2 Data Synchronization reg ***/
  454. #define MPC860_DSR2(base) ((VINT16 *) ((base) + 0xA2E))
  455. /*** SCC2 Event reg ***/
  456. #define MPC860_SCCE2(base) ((VINT16 *) ((base) + 0xA30))
  457. /*** SCC2 Mask reg ***/
  458. #define MPC860_SCCM2(base) ((VINT16 *) ((base) + 0xA34))
  459. /*** SCC2 Status reg ***/
  460. #define MPC860_SCCS2(base) ((VINT8  *) ((base) + 0xA37))
  462. /*** SCC3 Mode reg low ***/
  463. #define MPC860_GSMR_L3(base) ((VINT32 *) ((base) + 0xA40))
  464. /*** SCC3 Mode reg High ***/
  465. #define MPC860_GSMR_H3(base) ((VINT32 *) ((base) + 0xA44))
  466. /*** SCC3 Protocol Specific Mode reg ***/
  467. #define MPC860_PSMR3(base) ((VINT16 *) ((base) + 0xA48))
  468. /*** SCC3 Transmit-On-Demand reg ***/
  469. #define MPC860_TODR3(base) ((VINT16 *) ((base) + 0xA4C))
  470. /*** SCC3 Data Synchronization reg ***/
  471. #define MPC860_DSR3(base) ((VINT16 *) ((base) + 0xA4E))
  472. /*** SCC3 Event reg ***/
  473. #define MPC860_SCCE3(base) ((VINT16 *) ((base) + 0xA50))
  474. /*** SCC3 Mask reg ***/
  475. #define MPC860_SCCM3(base) ((VINT16 *) ((base) + 0xA54))
  476. /*** SCC3 Status reg ***/
  477. #define MPC860_SCCS3(base) ((VINT8  *) ((base) + 0xA57))
  479. /*** SCC4 Mode reg low ***/
  480. #define MPC860_GSMR_L4(base) ((VINT32 *) ((base) + 0xA60))
  481. /*** SCC4 Mode reg High ***/
  482. #define MPC860_GSMR_H4(base) ((VINT32 *) ((base) + 0xA64))
  483. /*** SCC4 Protocol Specific Mode reg ***/
  484. #define MPC860_PSMR4(base) ((VINT16 *) ((base) + 0xA68))
  485. /*** SCC4 Transmit-On-Demand reg ***/
  486. #define MPC860_TODR4(base) ((VINT16 *) ((base) + 0xA6C))
  487. /*** SCC4 Data Synchronization reg ***/
  488. #define MPC860_DSR4(base) ((VINT16 *) ((base) + 0xA6E))
  489. /*** SCC4 Event reg ***/
  490. #define MPC860_SCCE4(base) ((VINT16 *) ((base) + 0xA70))
  491. /*** SCC4 Mask reg ***/
  492. #define MPC860_SCCM4(base) ((VINT16 *) ((base) + 0xA74))
  493. /*** SCC4 Status reg ***/
  494. #define MPC860_SCCS4(base) ((VINT8  *) ((base) + 0xA77))
  496. /*** SMC1 Mode reg ***/
  497. #define MPC860_SMCMR1(base) ((VINT16 *) ((base) + 0xA82))
  498. /*** SMC1 Event reg ***/
  499. #define MPC860_SMCE1(base) ((VINT8  *) ((base) + 0xA86))
  500. /*** SMC1 Mask reg ***/
  501. #define MPC860_SMCM1(base) ((VINT8  *) ((base) + 0xA8A))
  502. /*** SMC2 Mode reg ***/
  503. #define MPC860_SMCMR2(base) ((VINT16 *) ((base) + 0xA92))
  504. /*** SMC2 or PIP Event reg ***/
  505. #define MPC860_SMCE2(base) ((VINT8  *) ((base) + 0xA96))
  506. /*** SMC2 Mask reg ***/
  507. #define MPC860_SMCM2(base) ((VINT8  *) ((base) + 0xA9A))
  509. /*** SPI Mode reg ***/
  510. #define MPC860_SPMODE(base) ((VINT16 *) ((base) + 0xAA0))
  511. /*** SPI Event reg ***/
  512. #define MPC860_SPIE(base) ((VINT8  *) ((base) + 0xAA6))
  513. /*** SPI Mask reg ***/
  514. #define MPC860_SPIM(base) ((VINT8  *) ((base) + 0xAAA))
  515. /*** SPI Command reg ***/
  516. #define MPC860_SPCOM(base) ((VINT8  *) ((base) + 0xAAD))
  518. /*** PIP Configuration reg ***/
  519. #define MPC860_PIPC(base) ((VINT16 *) ((base) + 0xAB2))
  520. /*** PIP Timing params reg ***/
  521. #define MPC860_PTPR(base) ((VINT16 *) ((base) + 0xAB6))
  522. /*** Port B data direction reg ***/
  523. #define MPC860_PBDIR(base) ((VINT32 *) ((base) + 0xAB8))
  524. /*** Port B pin assign reg ***/
  525. #define MPC860_PBPAR(base) ((VINT32 *) ((base) + 0xABC))
  526. /*** Port B open drain reg ***/
  527. #define MPC860_PBODR(base) ((VINT16 *) ((base) + 0xAC2))
  528. /*** Port B Data register ***/
  529. #define MPC860_PBDAT(base) ((VINT32 *) ((base) + 0xAC4))
  531. /*** SI Mode reg ***/
  532. #define MPC860_SIMODE(base) ((VINT32 *) ((base) + 0xAE0))
  533. /*** SI Global Mode reg ***/
  534. #define MPC860_SIGMR(base) ((VINT8  *) ((base) + 0xAE4))
  535. /*** SI Status reg ***/
  536. #define MPC860_SISTR(base) ((VINT8  *) ((base) + 0xAE6))
  537. /*** SI Command reg ***/
  538. #define MPC860_SICMR(base) ((VINT8  *) ((base) + 0xAE7))
  539. /*** SI Clock route reg ***/
  540. #define MPC860_SICR(base) ((VINT32 *) ((base) + 0xAEC))
  541. /*** SI RAM pointers reg ***/
  542. #define MPC860_SIRP(base) ((VINT32 *) ((base) + 0xAF0))
  543. /*** SI Routing RAM base addr ***/
  544. #define MPC860_SIRAM_BASE(base) ((base) + 0xC00)
  546. /*** Data Param RAM base addr ***/
  547. #define MPC860_DPRAM_BASE(base) ((base) + 0x2000)
  549. /* Register Equates By Bit */
  551. /* Equates for Baud Rate Generation Registers */
  552. #define MPC860_BRGC_RST 0x20000 /* 1 = reset BRG */
  553. #define MPC860_BRGC_ENABLE_CNT 0x10000 /* 1 = enable clocks to BRG */
  554. #define MPC860_BRGC_BRGCLK_SRC 0x00000 /* Baud Rate Gen clock src */
  555. #define MPC860_BRGC_CLK2_SRC  0x04000 /* CLK2 pin = BRG source */
  556. #define MPC860_BRGC_CLK6_SRC 0x08000 /* CLK6 pin = BRG source */
  557. #define MPC860_BRGC_AUTOBAUD 0x02000 /* 1 = autobaud on Rx */
  558. /* 0 = normal operation */
  559. #define MPC860_BRGC_CLKDIV_MASK 0x01FFE /* 12 bit value */
  560. #define MPC860_BRGC_CLKDIV_SHIFT    0x1 /* shifted up one bit */
  561. #define MPC860_BRGC_PRESCALE_16 0x00001 /* 1 = divide-by-16 clock */
  563. /* Equates for SIMODE register */
  564. #define MPC860_SIMODE_SMC2_MUX 0x80000000 /* connected to mux SI */
  565. #define MPC860_SIMODE_SMC2_NMSI 0x00000000 /* connected to mux SI */
  566. #define MPC860_SIMODE_SMC2_BRG1 0x00000000 /* BRG1 is clock source */
  567. #define MPC860_SIMODE_SMC2_BRG2 0x10000000 /* BRG2 is clock source */
  568. #define MPC860_SIMODE_SMC2_BRG3 0x20000000 /* BRG3 is clock source */
  569. #define MPC860_SIMODE_SMC2_BRG4 0x30000000 /* BRG4 is clock source */
  570. #define MPC860_SIMODE_SMC2_CLK5 0x40000000 /* CLK5 is clock source */
  571. #define MPC860_SIMODE_SMC2_CLK6 0x50000000 /* CLK6 is clock source */
  572. #define MPC860_SIMODE_SMC2_CLK7 0x60000000 /* CLK7 is clock source */
  573. #define MPC860_SIMODE_SMC2_CLK8 0x70000000 /* CLK8 is clock source */
  575. #define MPC860_SIMODE_SMC1_MUX 0x00008000 /* connected to mux SI */
  576. #define MPC860_SIMODE_SMC1_NMSI 0x00000000 /* connected to mux SI */
  577. #define MPC860_SIMODE_SMC1_BRG1 0x00000000 /* BRG1 is clock source */
  578. #define MPC860_SIMODE_SMC1_BRG2 0x00001000 /* BRG2 is clock source */
  579. #define MPC860_SIMODE_SMC1_BRG3 0x00002000 /* BRG3 is clock source */
  580. #define MPC860_SIMODE_SMC1_BRG4 0x00003000 /* BRG4 is clock source */
  581. #define MPC860_SIMODE_SMC1_CLK1 0x00004000 /* CLK1 is clock source */
  582. #define MPC860_SIMODE_SMC1_CLK2 0x00005000 /* CLK2 is clock source */
  583. #define MPC860_SIMODE_SMC1_CLK3 0x00006000 /* CLK3 is clock source */
  584. #define MPC860_SIMODE_SMC1_CLK4 0x00007000 /* CLK4 is clock source */
  586. #define MPC860_SIMODE_TDMB_NORM 0x00000000 /* normal operation */
  587. #define MPC860_SIMODE_TDMB_ECHO 0x04000000 /* auto echo */
  588. #define MPC860_SIMODE_TDMB_LOOP 0x08000000 /* internal loopback */
  589. #define MPC860_SIMODE_TDMB_LCTR 0x0C000000 /* loopback control */
  591. /*
  592.  * Equates for SMCE SM UART-mode Event Register
  593.  * writing a one to these location clears an event/interrupt
  594.  */
  595. #define MPC860_SMCE_UART_BRK_EVENT 0x10 /* break char received */
  596. #define MPC860_SMCE_UART_BSY_EVENT 0x04 /* char discarded no bufs */
  597. #define MPC860_SMCE_UART_TX_EVENT 0x02 /* char transmitted */
  598. #define MPC860_SMCE_UART_RX_EVENT 0x01 /* char received  */
  599. #define MPC860_SMCE_UART_ALL_EVENTS ( 
  600. MPC860_SMCE_UART_BRK_EVENT    | 
  601. MPC860_SMCE_UART_BSY_EVENT    | 
  602. MPC860_SMCE_UART_TX_EVENT     | 
  603. MPC860_SMCE_UART_RX_EVENT      )
  606. /* 
  607.  * Equates for SMCM SM UART-mode Mask Register
  608.  * writing a one to these locations masks an event/interrupt
  609.  */
  610. #define MPC860_SMCM_UART_BRK_MASK 0x10 /* break char received */
  611. #define MPC860_SMCM_UART_BSY_MASK 0x04 /* char discarded no bufs */
  612. #define MPC860_SMCM_UART_TX_MASK 0x02 /* char transmitted */
  613. #define MPC860_SMCM_UART_RX_MASK 0x01 /* char received  */
  615. /* Equates for CICR register CP interrupt configuration register */
  616. #define MPC860_CICR_IRL_LEVEL_0 0x00000000 /* highest interrupt level */
  617. #define MPC860_CICR_IRL_LEVEL_1 0x00020000
  618. #define MPC860_CICR_IRL_LEVEL_2 0x00040000
  619. #define MPC860_CICR_IRL_LEVEL_3 0x00060000
  620. #define MPC860_CICR_IRL_LEVEL_4 0x00080000 /* standard value */
  621. #define MPC860_CICR_IRL_LEVEL_5 0x000A0000
  622. #define MPC860_CICR_IRL_LEVEL_6 0x000C0000
  623. #define MPC860_CICR_IRL_LEVEL_7 0x000E0000 /* lowest */
  624. #define MPC860_CICR_HP_SRC_STD 0x0001F000 /* highest priority int */
  625. #define MPC860_CICR_MASTER_IEN 0x00000080 /* master interrupt enable */
  627. /* Equates for CIMR register CP interrupt mask register */
  628. #define MPC860_CIMR_SCC1_MASK 0x40000000 /* mask SCC1 interrupt */
  629. #define MPC860_CIMR_SCC2_MASK 0x20000000 /* mask SCC2 interrupt */
  630. #define MPC860_CIMR_SMC1_MASK 0x00000010 /* mask SMC1 interrupt */
  631. #define MPC860_CIMR_SMC2_MASK 0x00000008 /* mask SMC2 interrupt */
  633. /* Equates for RFCR register receive function code register */
  634. #define MPC860_RFCR_DEC_LE 0x00 /* DEC little endian mode */
  635. #define MPC860_RFCR_PPC_LE 0x08 /* PPC little endian mode */
  636. /* reverse transmission order of */
  637. /* bytes compared to DEC/Intel mode */
  638. #define MPC860_RFCR_MOT_BE 0x18 /* big endian mode */
  640. /* Equates for TFCR register transmission function code register */
  641. #define MPC860_TFCR_DEC_LE 0x00 /* DEC little endian mode */
  642. #define MPC860_TFCR_PPC_LE 0x08 /* PPC little endian mode */
  643. /* reverse transmission order of */
  644. /* bytes compared to DEC/Intel mode */
  645. #define MPC860_TFCR_MOT_BE 0x18 /* big endian mode */
  647. /* Equates for SMC Mode Register SMCMR */
  648. #define MPC860_SMCMR_CLEN_MASK 0x7800 /* # bits in char minus one */
  649. /* set to # data bits + # parity */
  650. /* bits + # stop bits */
  651. #define MPC860_SMCMR_CLEN_STD 0x4800 /* for 8-N-1 std serial I/O */
  652. #define MPC860_SMCMR_STOPLEN_1 0x0000 /* stop length = 1 */
  653. #define MPC860_SMCMR_STOPLEN_2 0x0400 /* stop length = 2 */
  654. #define MPC860_SMCMR_NO_PARITY 0x0000 /* parity disabled */
  655. #define MPC860_SMCMR_PARITY 0x0200 /* parity enabled */
  656. #define MPC860_SMCMR_PARITY_ODD 0x0000 /* odd parity if enabled */
  657. #define MPC860_SMCMR_PARITY_EVEN 0x0100 /* even parity if enabled */
  658. #define MPC860_SMCMR_GCI_MODE 0x0000 /* GCI or SCIT mode */
  659. #define MPC860_SMCMR_UART_MODE 0x0020 /* UART mode */
  660. #define MPC860_SMCMR_TRANS_MODE 0x0030 /* totally transparent mode */
  661. #define MPC860_SMCMR_NORM_MODE 0x0000 /* normal operation mode */
  662. #define MPC860_SMCMR_LOOP_MODE 0x0004 /* local loopback mode */
  663. #define MPC860_SMCMR_ECHO_MODE 0x0008 /* echo mode */
  664. #define MPC860_SMCMR_TX_ENABLE 0x0002 /* enable transmitter */
  665. #define MPC860_SMCMR_TX_DISABLE 0x0000 /* disable transmitter */
  666. #define MPC860_SMCMR_RX_ENABLE 0x0001 /* enable receiver */
  667. #define MPC860_SMCMR_RX_DISABLE 0x0000 /* disable receiver */
  669. #define MPC860_SMCMR_STD_MODE  ( 
  670. MPC860_SMCMR_CLEN_STD  | 
  671. MPC860_SMCMR_STOPLEN_1 | 
  672. MPC860_SMCMR_NO_PARITY | 
  673. MPC860_SMCMR_UART_MODE | 
  674. MPC860_SMCMR_NORM_MODE )
  675. #define MPC860_SCMCR_STD_MODE_ENABLED ( 
  676. MPC860_SMCMR_STD_MODE  | 
  677. MPC860_SMCMR_TX_ENABLE | 
  678. MPC860_SMCMR_RX_ENABLE        )
  680. #endif /* _ASMLANGUAGE */
  682. #ifdef __cplusplus
  683. }
  684. #endif
  686. #endif /* __INCppc860Sioh */