开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
m68562Sio.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：6k
源码类别：

VxWorks

开发平台：

C/C++

m68562Sio.h：源码内容
  1. /* m68562.h - Motorola M68562 Serial I/O Chip header */
  3. /* Copyright 1984-1992 Wind River Systems, Inc. */
  5. /*
  6. modification history
  7. --------------------
  8. 01d,14nov95,myz   removed some element in M68562_CHAN structure.
  9. 01c,14nov95,myz   added one element int_set in M68562_CHAN structure
  10. 01b,15jun95,ms    updated for new driver.
  11. 01a,14apr95,myz   written (using m68562.h)
  12. */
  14. #ifndef __INCm68562Sioh
  15. #define __INCm68562Sioh
  17. #ifdef __cplusplus
  18. extern "C" {
  19. #endif
  22. #include "sioLib.h"
  23. #include "drv/multi/m68562.h"
  25. #define N_CHANNELS      2       /* number of channels per chip */
  27. typedef struct        
  28.     {
  29.     /* always goes first */
  31.     SIO_DRV_FUNCS *     pDrvFuncs;      /* driver functions */
  33.     /* callbacks */
  35.     STATUS      (*getTxChar) ();
  36.     STATUS      (*putRcvChar) ();
  37.     void *      getTxArg;
  38.     void *      putRcvArg;
  40.     USHORT          channelMode; 
  41.     USHORT          chan_num;
  42.     struct M68562_QUSART *pQusart;  /* back pointer to the device */
  43.     char * cmr1;
  44.     char * cmr2;
  45.     char * ss1r;           /* SYN1 /Secondary Adr Reg 1 */
  46.     char * ss2r;           /* SYN2 /Secondary Adr Reg 2 */
  47.     char * tpr;            /* transmitter parameter Reg */
  48.     char * ttr;            /* transmitter timer register */
  49.     char * rpr;            /* receiver parameter register */
  50.     char * rtr;            /* receiver timer register */
  51.     char * ctprh;          /* counter/timer preset register H */
  52.     char * ctprl;          /* counter/timer preset register L */
  53.     char * ctcr;           /* counter/timer control register  */
  54.     char * omr;            /* output and miscellaneous register */
  55.     char * cth;            /* counter/timer high */
  56.     char * ctl;            /* counter/timer low  */
  57.     char * pcr;            /* pin configuration register */
  58.     char * ccr;            /* channel command register   */
  59.     char * tx_data;        /* transmitter data port */
  60.     char * rx_data;        /* receiver data port */
  61.     char * rsr;            /* receiver status register */
  62.     char * trsr;           /* transmitter/receiver state register */
  63.     char * ictsr;          /* input + counter/timer stat register */
  64.     char * ier;            /* interrupt enable register */
  66.     char            rx_rdy;         /* receiver ready bit */
  67.     char            tx_rdy;         /* transmitter ready bit */
  69.     } M68562_CHAN;
  71. typedef struct M68562_QUSART
  72.     {
  73.     M68562_CHAN  channel[N_CHANNELS];
  74.     USHORT      numChannels;
  75.     USHORT      int_vec; 
  76.     volatile char * gsr;             /* general status register */
  77.     volatile char * ivr;             /* interrupt vector register unmodified */
  78.     volatile char * icr;             /* interrupt control register */
  79.     volatile char * ivrm;            /* interrupt vector register modified */
  80.     } M68562_QUSART;
  84. /* port registers */
  86. #define DSC_CMR1A (0x00) /* channel mode reg. 1    */
  87. #define DSC_CMR2A (0x01) /* channel mode reg. 2    */
  88. #define DSC_S1RA (0x02) /* secondary adrs reg1    */
  89. #define DSC_S2RA (0x03) /* secondary adrs reg2    */
  90. #define DSC_TPRA (0x04) /* tx parameter reg.      */
  91. #define DSC_TTRA (0x05) /* tx timing reg.         */
  92. #define DSC_RPRA (0x06) /* rx parameter reg.      */
  93. #define DSC_RTRA (0x07) /* rx timing reg.         */
  94. #define DSC_CTPRHA (0x08) /* counter preset high    */
  95. #define DSC_CTPRLA (0x09) /* counter preset low     */
  96. #define DSC_CTCRA (0x0a) /* counter control reg.   */
  97. #define DSC_OMRA (0x0b) /* output/misc. reg.      */
  98. #define DSC_CTHA (0x0c) /* counter/timer high     */
  99. #define DSC_CTLA (0x0d) /* counter/timer low      */
  100. #define DSC_PCRA (0x0e) /* pin configuration      */
  101. #define DSC_CCRA (0x0f) /* channel command reg.   */
  102. #define DSC_TXFIFOA (0x10) /* tx FIFO                */
  103. #define DSC_RXFIFOA (0x14) /* rx FIFO                */
  104. #define DSC_RSRA (0x18) /* rx status reg.         */
  105. #define DSC_TRSRA (0x19) /* tx/rx status reg.      */
  106. #define DSC_ICTSRA (0x1a) /* counter status reg.    */
  107. #define DSC_GSR (0x1b) /* general status         */
  108. #define DSC_IERA (0x1c) /* interrupt enable       */
  109. #define DSC_IVR (0x1e) /* interrupt vector       */
  110. #define DSC_ICR (0x1f) /* interrupt control      */
  111. #define DSC_CMR1B (0x20) /* channel mode reg. 1    */
  112. #define DSC_CMR2B (0x21) /* channel mode reg. 2    */
  113. #define DSC_S1RB (0x22) /* secondary adrs reg 1   */
  114. #define DSC_S2RB (0x23) /* secondary adrs reg 2   */
  115. #define DSC_TPRB (0x24) /* tx parameter reg.      */
  116. #define DSC_TTRB (0x25) /* tx timing reg.         */
  117. #define DSC_RPRB (0x26) /* rx parameter reg.      */
  118. #define DSC_RTRB (0x27) /* rx timing reg.         */
  119. #define DSC_CTPRHB (0x28) /* counter preset high    */
  120. #define DSC_CTPRLB (0x29) /* counter preset low     */
  121. #define DSC_CTCRB (0x2a) /* counter control reg.   */
  122. #define DSC_OMRB (0x2b) /* output/misc. reg.      */
  123. #define DSC_CTHB (0x2c) /* counter/timer high     */
  124. #define DSC_CTLB (0x2d) /* counter/timer low      */
  125. #define DSC_PCRB (0x2e) /* pin configuration      */
  126. #define DSC_CCRB (0x2f) /* channel command reg.   */
  127. #define DSC_TXFIFOB (0x30) /* tx FIFO                */
  128. #define DSC_RXFIFOB (0x34) /* rx FIFO                */
  129. #define DSC_RSRB (0x38) /* rx status reg.         */
  130. #define DSC_TRSRB (0x39) /* tx/rx status reg.      */
  131. #define DSC_ICTSRB (0x3a) /* count/timer status     */
  132. #define DSC_IERB (0x3c) /* interrupt enable       */
  133. #define DSC_IVRM (0x3e) /* int. vec. modified     */
  136. /* function declarations */
  138. #ifndef _ASMLANGUAGE
  139. #if defined(__STDC__) || defined(__cplusplus)
  141. extern  void m68562TxInt (M68562_CHAN *pDev);
  142. extern  void m68562RxInt (M68562_CHAN *pDev);
  143. extern  void m68562RxTxErrInt (M68562_CHAN *pDev);
  144. extern  void m68562HrdInit (M68562_QUSART *pQusart);
  146. #else /* __STDC__ */
  148. extern  void m68562TxInt ();
  149. extern  void m68562RxInt ();
  150. extern  void m68562RxTxErrInt ();
  151. extern  void m68562HrdInit ();
  153. #endif /* __STDC__ */
  154. #endif /* _ASMLANGUAGE */
  156. #ifdef __cplusplus
  157. }
  158. #endif
  160. #endif /* __INCm68562Sioh */