开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
mpc107Dma.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：7k
源码类别：

VxWorks

开发平台：

C/C++

mpc107Dma.h：源码内容
  1. /* mpc107Dma.h - MPC107 DMA registers definitions  */
  3. /* Copyright 1984-2000 Wind River Systems, Inc. */
  5. /*
  6. modification history
  7. --------------------
  8. 01b,11sep00,rcs  fix include path for mpc107.h
  9. 01a,06jun00,bri written
  10. */
  12. #ifndef __INCmpc107Dmah
  13. #define __INCmpc107Dmah
  15. #ifdef __cplusplus
  16. extern "C" {
  17. #endif
  19. /* includes */
  21. #include "drv/multi/mpc107.h"
  23. /* defines */
  25. /* MPC107 configuration registers for DMA interface  */
  27. #define MPC107_DMA_EUMBBAR 0x1000  /* Offset of DMA registers */
  28.                                         /* in EUMBBAR Space */
  30. /* DMA Channel Zero Register Definitions */
  32. #define MPC107_DMA_DMR0  (MPC107_DMA_EUMBBAR + 0x100)/* Mode Register */
  33. #define MPC107_DMA_DSR0  (MPC107_DMA_EUMBBAR + 0x104)/* Status Register */
  34. #define MPC107_DMA_CDAR0 (MPC107_DMA_EUMBBAR + 0x108)/* Current Descriptor */
  35. #define MPC107_DMA_SAR0  (MPC107_DMA_EUMBBAR + 0x110)/* Source Address */
  36. #define MPC107_DMA_DAR0  (MPC107_DMA_EUMBBAR + 0x118)/* Destination Address */
  37. #define MPC107_DMA_BCR0  (MPC107_DMA_EUMBBAR + 0x120)/* Byte Count */
  38. #define MPC107_DMA_NDAR0 (MPC107_DMA_EUMBBAR + 0x124)/* Next Descriptor */
  40. /* DMA Channel One  Register Definitions */
  42. #define MPC107_DMA_DMR1   (MPC107_DMA_EUMBBAR + 0x200) /* Mode Register */
  43. #define MPC107_DMA_DSR1   (MPC107_DMA_EUMBBAR + 0x204) /* Status Register */
  44. #define MPC107_DMA_CDAR1  (MPC107_DMA_EUMBBAR + 0x208) /* Current Descriptor */
  45. #define MPC107_DMA_SAR1   (MPC107_DMA_EUMBBAR + 0x210) /* Source Address */
  46. #define MPC107_DMA_DAR1   (MPC107_DMA_EUMBBAR + 0x218) /* Destination Address */
  47. #define MPC107_DMA_BCR1   (MPC107_DMA_EUMBBAR + 0x220) /* Byte Count */
  48. #define MPC107_DMA_NDAR1  (MPC107_DMA_EUMBBAR + 0x224) /* Next Descriptor */
  50. /* Bit Definitions */
  52. /* Mode Register Bit Definitons */
  54. #define MPC107_DMA_DMR_CS        0x00000001   /* Channel Start */
  55. #define MPC107_DMA_DMR_CC        0x00000002   /* Channel Continue */
  56. #define MPC107_DMA_DMR_CTM       0x00000004   /* Direct DMA mode */
  57.                                               /* Channel Transfer */
  58. #define MPC107_DMA_DMR_DL        0x00000008   /* Descriptor Location */
  59. #define MPC107_DMA_DMR_EOTIE     0x00000080   /* End of Transfer */
  60.                                               /* Interrupt Enable */
  61. #define MPC107_DMA_DMR_EIE       0x00000100   /* Error Interrupt Enable */
  62. #define MPC107_DMA_DMR_PDE       0x00040000   /* Periodic DMA Enable */
  64. /*  Status Register Bit Definitions */
  66. #define MPC107_DMA_DSR_EOCAI       0x00000001   /* End of chain or */
  67.                                                 /* direct Interrupt */
  68. #define MPC107_DMA_DSR_EOSI        0x00000002   /* End of Segment Interrupt */
  69. #define MPC107_DMA_DSR_CB          0x00000004   /* Channel Busy */
  70. #define MPC107_DMA_DSR_PE          0x00000010   /* PCI Error */
  71. #define MPC107_DMA_DSR_LME         0x00000080   /* Local Memory Error  */
  73. /* Current Descriptor Address Register  Bit definitions */
  75. #define MPC107_DMA_CDAR_CTT_SHIFT  0x2          /* Transfer Type Shift */
  76. #define MPC107_DMA_CDAR_ADDR_MASK  0xffffffc0   /* Address Mask  */
  77. #define MPC107_DMA_CDAR_EOSIE      0x00000008   /* End of Segment Interrupt */
  78. #define MPC107_DMA_CDAR_SNEN       0x00000010   /* Snoop Enable */
  80. /* Next Descriptor Address Register Bit definitions */
  82. #define MPC107_DMA_NDAR_EOTD      0x00000001   /* End of transfer descriptor */
  83. #define MPC107_DMA_NDAR_NDEOSIE   0x00000008   /* Next descriptor */
  84.                                                /* end-of-segment interrupt */
  85.                                                /* enable */
  86. #define MPC107_DMA_NDAR_NDSNEN    0x00000010   /* Snoop Enable */
  87. #define MPC107_DMA_NDAR_ADDR_MASK 0xffffffc0   /* Address Mask  */
  89. /*
  90.  * DMA 0 Mode register default value
  91.  * Error Interrupt Disabled ,End of Transfer
  92.  * Interrupt Disabled and Direct Mode DMA transfer
  93.  */
  95. #define MPC107_DMA_DMR0_DEFAULT   0x04
  97. /*
  98.  * DMA 1 Mode register default value
  99.  * Error Interrupt Disabled ,End of Transfer
  100.  * Interrupt Disabled and Direct Mode DMA transfer
  101.  */
  103. #define MPC107_DMA_DMR1_DEFAULT   0x04
  106. /* General Definitions */
  108. #define MPC107_DMA_CHANNEL0          0x0  /* Channel Zero */
  109. #define MPC107_DMA_CHANNEL1          0x1  /* Channel One */
  110. #define MPC107_DMA_MEM_ALIGN         0x3  /* For aligining to 8 words */
  111.                                           /* 2exp3 = 8 */
  113. #define MPC107_DMA_CH_BUSY_MASK     0x00000001 /* Channel busy mask */
  115. #define MPC107_DMA_TIMEOUT_BUSY     0x10000
  117. /* Error Numbers and Return Values */
  119. #define MPC107_DMA_PERIODIC_CH       0x01  /* Channel configured for */
  120.                                            /* Periodic DMA */
  121. #define MPC107_DMA_CHAIN_CH          0x02  /* Channel configured for */
  122.                                            /* Chained DMA */
  123. #define MPC107_DMA_DIRECT_CH         0x03  /* Channel configured for */
  124.                                            /* Direct DMA */
  125. #define MPC107_DMA_PERIODIC_CH_FREE  0x04  /* periodic DMA is configured */
  126.                                            /* and channel is free */
  127. #define MPC107_DMA_PERIODIC_CH_BUSY  0x05  /* "periodic" DMA is configured */
  128.                                            /* and channel is Busy */
  129. #define MPC107_DMA_CHAIN_CH_FREE     0x06  /* chained  DMA is configured */
  130.                                            /* and channel is free */
  131. #define MPC107_DMA_CHAIN_CH_BUSY     0x07  /* chained  DMA is configured */
  132.                                            /* and channel is busy */
  133. #define MPC107_DMA_DIRECT_CH_FREE    0x08  /* direct  DMA is configured */
  134.                                            /* and channel is free */
  135. #define MPC107_DMA_DIRECT_CH_BUSY    0x09  /* direct  DMA is configured */
  136.                                            /* and channel is busy */
  137. #define  MPC107_DMA_NUM_BYTES        0x0a  /* Number of bytes is zero  */
  138. #define  MPC107_DMA_UNDEF_CH         0x0b  /* Undefined Channel Number */
  141. /* typedefs */
  143. /*
  144.  * Descriptors  for  Chained /Periodic DMA transfers .
  145.  * Descriptors should be alligned on a 8 word byte boundary
  146.  */
  148. typedef struct mpc107DmaDescriptors
  149.     {
  150.      UCHAR *pSourceAddress;        /* Pointer to Source address  */
  151.      ULONG reserved1;              /* Reserved 1 */
  152.      UCHAR *pDestinationAddress;   /* Pointer to Destination address  */
  153.      ULONG reserved2;              /* Reserved 2 */
  154.      struct mpc107DmaDescriptors *pNextDescriptorAddress; /* Pointer to next */
  155.                                                           /* descriptor */
  156.      ULONG reserved3;              /* Reserved 3 */
  157.      ULONG numberOfBytes;          /* Number of bytes */
  158.      ULONG reserved4;              /* Reserved 4 */
  159.     } MPC107_DMA_DESCRIPTOR;
  161. /* function declrations */
  163. IMPORT void  mpc107DmaInit (void);
  164. IMPORT STATUS  mpc107DmaStartDirect (UINT32 channelNumber, UINT32 transferType,
  165.                                      UINT32 sourceAddress ,
  166.                                      UINT32 destinationAddress,
  167.                                      UINT32 numberOfBytes);
  168. IMPORT STATUS  mpc107DmaChainedStart (UINT32 channelNumber,UINT32 timePeriod);
  169. IMPORT STATUS  mpc107DmaPeriodicStop (UINT32 channelNumber );
  170. IMPORT STATUS  mpc107DmaBuildDecsriptor (UINT32 channelNumber,
  171.                                          UCHAR *pSourceAddress,
  172.                                          UCHAR *pDestinationAddress,
  173.                                          UINT32 transferType,
  174.                                          UINT32 numberOfBytes);
  175. IMPORT INT32 mpc107DmaStatus (ULONG channel);
  177. #ifdef __cplusplus
  178. }
  179. #endif
  181. #endif /* __INCmpc107Dmah */