开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
i534.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：5k
源码类别：

VxWorks

开发平台：

C/C++

i534.h：源码内容
  1. /* i534.h - Header file for the intel 534 serial board. */
  3. /* Copyright 1984-1992 Wind River Systems, Inc. */
  4. /*
  5. modification history
  6. --------------------
  7. 01j,22sep92,rrr  added support for c++
  8. 01i,26may92,rrr  the tree shuffle
  9. 01h,04oct91,rrr  passed through the ansification filter
  10.   -changed copyright notice
  11. 01g,05oct90,shl  added copyright notice.
  12. 01f,08jan87,jlf  added ifndef's to keep from being included twice.
  13. 01e,23jul84,ecs  Brought definition of IO_534 back here from hwConfig.h.
  14. 01d,02aug83,dnw  Removed I534_BASE, now IO_534 in ioLib.h.
  15.  Added PIC poll status definitions.
  16. 01c,16may83,jlf  Put parens around address definitions.
  17.  Coerced I534_BASE to type (char *).
  18. 01b,29mar83,jlf  Moved Buffer-size parameter to ty534Drv.c
  19. 01a,10mar83,jlf  written
  20. */
  22. #ifndef __INCi534h
  23. #define __INCi534h
  25. #ifdef __cplusplus
  26. extern "C" {
  27. #endif
  29. /* Strapable parameters */
  31. #define PIT_CLOCK_RATE 1228800 /* 1.2288 MHz into the PIT */
  33. #define N_534_CHANNELS 4 /* Number of serial channels on bd */
  35. /* The following addresses can only be accessed with the data block
  36.    selected */
  38. #define IO_534 ((char *) 0xef0020) /* 0x10 bytes */
  39. #define I534_U0_D (IO_534) /* UART 0 data */
  40. #define I534_U0_S (IO_534 + 1) /* UART 0 status and command */
  41. #define I534_U1_D (IO_534 + 2) /* UART 1 data */
  42. #define I534_U1_S (IO_534 + 3) /* UART 1 status and command */
  43. #define I534_U2_D (IO_534 + 4) /* UART 2 data */
  44. #define I534_U2_S (IO_534 + 5) /* UART 2 status and command */
  45. #define I534_U3_D (IO_534 + 6) /* UART 3 data */
  46. #define I534_U3_S (IO_534 + 7) /* UART 3 status and command */
  47. #define I534_PIC0_B0 (IO_534 + 8) /* 8259, byte 0 - write ICW1, OCW2, */
  48. /*   OCW3, read status */
  49. #define I534_PIC0_B1 (IO_534 + 9) /* 8259, byte 1 - write ICW2, OCW1, */
  50. /*   read OCW1     */
  51. #define I534_PIC1_B0 (IO_534 + 0xa) /* Unused 8259, byte 0 */
  52. #define I534_PIC1_B1 (IO_534 + 0xb) /* Unused 8259, byte 1 */
  54. /* The following can only be accessed with the control block selected */
  56. #define I534_PIT0_0 (IO_534) /* 8253 PIT 0, counter 0 */
  57. #define I534_PIT0_1 (IO_534 + 1) /* 8253 PIT 0, counter 1 */
  58. #define I534_PIT0_2 (IO_534 + 2) /* 8253 PIT 0, counter 2 */
  59. #define I534_PIT0_C (IO_534 + 3) /* 8253 PIT 0, control */
  60. #define I534_PIT1_0 (IO_534 + 4) /* 8253 PIT 1, counter 0 */
  61. #define I534_PIT1_1 (IO_534 + 5) /* 8253 PIT 1, counter 1 */
  62. #define I534_PIT1_2 (IO_534 + 6) /* 8253 PIT 1, counter 2 */
  63. #define I534_PIT1_C (IO_534 + 7) /* 8253 PIT 1, control */
  64. #define I534_PPI_A (IO_534 + 8) /* 8255 PPI, Port A in */
  65. #define I534_PPI_B (IO_534 + 9) /* PPI, Port B in */
  66. #define I534_PPI_C (IO_534 + 0xa) /* PPI, Port C out and stat */
  67. #define I534_PPI_CTL (IO_534 + 0xb) /* PPI control */
  69. /* The following can be accessed with either block selected */
  71. #define I534_SEL_C (IO_534 + 0xc) /* Select Control Block */
  72. #define I534_SEL_D (IO_534 + 0xd) /* Select Data Block */
  73. #define I534_TEST (IO_534 + 0xe) /* Select test mode */
  74. #define I534_RESET (IO_534 + 0xf) /* Board Reset */
  76. /* USART Mode Word bits */
  78. #define U_1_STOP 0x40
  79. #define U_2_STOP 0xc0
  80. #define U_PARITY_EVEN 0x20
  81. #define U_PARITY_ENABLE 0x10
  82. #define U_7_DBITS 0x08
  83. #define U_8_DBITS 0x0c
  84. #define U_X16 0x02
  85. #define U_X1 0x01
  87. /* USART Command Word bits */
  89. #define U_RESET 0x40 /* 1 returns 8251 to mode word */
  90. #define U_RTS 0x20 /* 1 forces RTS/ output to 0 */
  91. #define U_ERR_RESET 0x10 /* Reset all error flags */
  92. #define U_BREAK 0x08 /* 1 forces TxD low */
  93. #define U_RX_ENABLE 0x04
  94. #define U_DTR 0x02 /* 1 forces DTR/ output to 0 */
  95. #define U_TX_ENABLE 0x01
  97. /* USART Status Word bits */
  99. #define U_DSR 0x80
  100. #define U_FRAME_ERR 0x20
  101. #define U_OVE_ERR 0x10
  102. #define U_PARITY_ERR 0x08
  103. #define U_TX_EMPTY 0x04
  104. #define U_RX_READY 0x02
  105. #define U_TX_READY 0x01
  107. /* PIT Mode Word bits */
  109. #define PIT_SEL_C_0 0x00
  110. #define PIT_SEL_C_1 0x40
  111. #define PIT_SEL_C_2 0x80
  112. #define PIT_BOTH_BYTES 0x30
  113. #define PIT_MODE_3 0x06
  115. /* PIC ICW1 */
  117. #define PIC_ICW1_ID 0x10 /* Must be used to identify ICW1 */
  118. #define PIC_ADR_7_5 0xe0 /* Mask for bits 7-5 of lower */
  119. /* routine address */
  120. #define PIC_INTERVAL_4 0x04
  121. #define PIC_INTERVAL_8 0x00
  122. #define PIC_SINGLE 0x02
  124. /* PIC OCW2 */
  126. #define PIC_ROT_PRI 0x80 /* Rotate priority */
  127. #define PIC_SEOI 0x60 /* Specific end of interrupt */
  128. #define PIC_EOI 0x20 /* Non-specific End of int */
  130. /* PIC OCW3 */
  132. #define PIC_OCW3_ID 0x08 /* Must be set to identify OCW3 */
  133. #define PIC_SET_SMASK 0x60 /* Set special mask */
  134. #define PIC_RST_SMASK 0x40 /* Reset special mask */
  135. #define PIC_POLLING 0x04
  136. #define PIC_READ_IR 0x02
  137. #define PIC_READ_IS 0x03
  139. /* PIC Poll status */
  141. #define PIC_IL_REQUEST 0x80 /* interrupt requesting */
  142. #define PIC_IL_MASK 0x07 /* interrupt level mask */
  143. #define PIC_IL_CHAN0 0x00 /* channel 0 interrupt level */
  144. #define PIC_IL_CHAN1 0x02 /* channel 1 interrupt level */
  145. #define PIC_IL_CHAN2 0x04 /* channel 2 interrupt level */
  146. #define PIC_IL_CHAN3 0x06 /* channel 3 interrupt level */
  147. #define PIC_IL_TX 0x01 /* transmitter buffer empty interrupt */
  149. /* Default baud rates for the 4 USARTs. */
  151. #define BAUD_0 9600
  152. #define BAUD_1 9600
  153. #define BAUD_2 9600
  154. #define BAUD_3 9600
  156. #ifdef __cplusplus
  157. }
  158. #endif
  160. #endif /* __INCi534h */