开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
smcFdc37b78x.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：6k
源码类别：

VxWorks

开发平台：

C/C++

smcFdc37b78x.h：源码内容
  1. /* smcFdc37b78x.h - a super i/o initialization include module */
  3. /* Copyright 1984-1993 Wind River Systems, Inc. */
  5. /*
  6. modification history
  7. --------------------
  8. 01a,28mar00,mks written.
  9. */
  11. /*
  12. DESCRIPTION
  13. This file contains mnemonics for SUPER I/0 (fdc37b78x) chip initialization.
  14. */
  16. #ifndef INCsmcfdc37b78xh
  17. #define INCsmcfdc37b78xh
  19. #ifdef __cplusplus
  20. extern "C" {
  21. #endif /* __cplusplus */
  23. /* defines */
  24.     
  25. /* wiring-dependent SMCFDC37B78X variables */    
  26. #ifndef SMCFDC37B78X_CONFIG_PORT
  27. #define SMCFDC37B78X_CONFIG_PORT 0x0370 
  28. #endif
  30. #ifndef SMCFDC37B78X_INDEX_PORT
  31. #define SMCFDC37B78X_INDEX_PORT         0x0370
  32. #endif
  34. #ifndef SMCFDC37B78X_DATA_PORT
  35. #define SMCFDC37B78X_DATA_PORT         (SMCFDC37B78X_INDEX_PORT + 1)
  36. #endif
  38. #define SMCFDC37B78XWRT(ioPort, value) sysOutByte (ioPort, value)
  39. #define SMCFDC37B78XRD(ioPort)         sysInByte (ioPort)
  41. /* configuration mode begin command */    
  42. #define SMCFDC37B78X_CONFIG_START       0x55
  43. /* configuration mode end command */    
  44. #define SMCFDC37B78X_CONFIG_END         0xAA   
  46. /* chip level registers */
  47.     
  48. /* logical device configuration register */
  49. #define SMCFDC37B7X_LOGDEVCFGREG  0x07  
  51. /* logical device level registers */
  52. #define SMCFDC37B78X_LOGDEV_ACTIVATE    0x30    /* activation register */
  53. #define SMCFDC37B78X_IOBASE_HIGH 0x60    /* i/o base - high byte */
  54. #define SMCFDC37B78X_IOBASE_LOW 0x61    /* i/o base - low byte */
  55. #define SMCFDC37B78X_INTERRUPT 0x70    /* interrupt config */
  56. #define SMCFDC37B78X_MODE 0xF0    /* mode register */
  58. /* defined logical devices */
  59. #define SMCFDC37B78X_FDD 0x00    /* floppy disk drive */
  60. #define SMCFDC37B78X_LPT1       0x03    /* parallel port */
  61. #define SMCFDC37B78X_COM1 0x04    /* serial device - port 1 */
  62. #define SMCFDC37B78X_COM2 0x05    /* serial device - port 2 */
  63. #define SMCFDC37B78X_KBD        0x07    /* keyboard */
  64. #define SMCFDC37B78X_AUX 0x08    /* auxiliary i/o */
  65. #define SMCFDC37B78X_ACPI       0x0A    /* ACPI */
  67. /* use these defines for enabling specific device. DON'T USE ONE ABOVE. */
  68. #define SMCFDC37B78X_FDD_EN 0x01    /* floppy disk drive */
  69. #define SMCFDC37B78X_LPT1_EN    0x02    /* parallel port */
  70. #define SMCFDC37B78X_COM1_EN    0x04    /* serial device - port 1 */
  71. #define SMCFDC37B78X_COM2_EN 0x08    /* serial device - port 2 */
  72. #define SMCFDC37B78X_KBD_EN     0x10    /* keyboard */
  73.     
  74. /* device specific intialization values */
  76. #define SMCFDC37B78X_ACT_DEV    0x01    /* activate device */
  77. #define SMCFDC37B78X_COM_HSM 0x02    /* enable high speed services on COM */
  79. #define SMCFDC37B78X_INTR_KBD   0x01    /* irq line # 1 tied to KBD */
  80. #define SMCFDC37B78X_INTR_COM1 0x04    /* irq line # 4 tied to COM 1 */
  81. #define SMCFDC37B78X_INTR_COM2 0x03    /* irq line # 5 tied to COM 2 */
  82. #define SMCFDC37B78X_INTR_LPT1 0x07    /* irq line # 7 tied to LPT */
  84. #define SMCFDC37B78X_COM_MCR         0x04
  85. #define SMCFDC37B78X_COM_MCROUT2 0x08    
  86. #define SMCFDC37B78X_COM_MCROUT2_MASK   0x08
  88. #define SMCFDC37B78X_COM1_IOHIGH 0x03    /* COM1, i/o high byte */
  89. #define SMCFDC37B78X_COM1_IOLOW 0xF8    /* COM1, i/o low  byte */
  90. #define SMCFDC37B78X_COM1_IOBASE 0x03F8  /* COM1, i/o address */
  91. #define SMCFDC37B78X_COM1_MCR           (SMCFDC37B78X_COM1_IOBASE + 
  92.                                         SMCFDC37B78X_COM_MCR)
  94. #define SMCFDC37B78X_COM2_IOHIGH 0x02    /* COM2, i/o high byte */
  95. #define SMCFDC37B78X_COM2_IOLOW 0xF8    /* COM2, i/o low  byte */
  96. #define SMCFDC37B78X_COM2_IOBASE 0x02F8  /* COM2, i/o address */
  97. #define SMCFDC37B78X_COM2_MCR           (SMCFDC37B78X_COM2_IOBASE + 
  98.                                         SMCFDC37B78X_COM_MCR)
  100. #define SMCFDC37B78X_LPT1_IOHIGH 0x03    /* LPT1, i/o high byte */
  101. #define SMCFDC37B78X_LPT1_IOLOW 0xBC    /* LPT1, i/o low  byte */
  102. #define SMCFDC37B78X_LPT1_IOBASE 0x03BC  /* LPT1, i/o address */
  104. /* GPIO Stuff */
  106. #define SMCFDC37B78X_IRQMUX_IDX 0xC0    /* IRQ Mux register */
  107. #define SMCFDC37B78X_IRQ_PARALLEL 0x07
  109. #define SMCFDC37B78X_GP53_INDEX 0xD4    /* IRQ 2 pin */
  110. #define SMCFDC37B78X_GP53_IRQ11_OUT 0x08
  111. #define SMCFDC37B78X_GP60_INDEX 0xD0    /* IRQ 1 pin */
  112. #define SMCFDC37B78X_GP60_IRQ1_OUT 0x08
  113. #define SMCFDC37B78X_GP61_INDEX 0xD1    /* IRQ 3 pin */
  114. #define SMCFDC37B78X_GP61_IRQ3_OUT 0x08
  115. #define SMCFDC37B78X_GP62_INDEX 0xD2    /* IRQ 4 pin */
  116. #define SMCFDC37B78X_GP62_IRQ4_OUT 0x08
  117. #define SMCFDC37B78X_GP64_INDEX 0xD4    /* IRQ 6 pin */
  118. #define SMCFDC37B78X_GP64_IRQ6_OUT 0x08
  119. #define SMCFDC37B78X_GP65_INDEX 0xD5    /* IRQ 7 pin */
  120. #define SMCFDC37B78X_GP65_IRQ7_OUT 0x08
  122. /* defined masks */
  123. #define SMCFDC37B78X_COM_HSM_MASK 0x00
  124. #define SMCFDC37B78X_GP_FUNC_MASK 0xBB
  125. #define SMCFDC37B78X_IRQ_PARALLEL_MASK 0x07
  126. #define SMCFDC37B78X_MASK_ALL    0xFF
  128. /* keyboard specific defines */
  129. #define SMCFDC37B78X_KBD_DATA           0x60  /* ISA port addresses */
  130. #define SMCFDC37B78X_KBD_CTLSTS         0x64
  132. #define SMCFDC37B78X_KBD_CCMD_SELFTEST  0xAA  /* kbd controller commands */
  133. #define SMCFDC37B78X_KBD_CCMD_IFCTEST   0xAB
  134. #define SMCFDC37B78X_KBD_CCMD_WRTPORT2  0xD1
  136. #define SMCFDC37B78X_KBD_CTLSTS_IBF     0x2   /* kbd status bit [1:0] */
  137. #define SMCFDC37B78X_KBD_CTLSTS_OBF     0x1
  139. #define SMCFDC37B78X_KBD_SELFTEST_PASS  0x55     
  140. #define SMCFDC37B78X_KBD_IFCTEST_PASS   0x00
  141. #define SMCFDC37B78X_KBD_IRQ_KSC_EN     0xD3
  143. #define SMCFDC37B78X_KBD_DELAY()        sysWait()
  145. #define SMCFDC37B78X_KBD_RD_DATA()      (SMCFDC37B78X_KBD_DELAY(), 
  146.                                         sysInByte (SMCFDC37B78X_KBD_DATA))
  147. #define SMCFDC37B78X_KBD_RD_CTLSTS()    (SMCFDC37B78X_KBD_DELAY(), 
  148.                                         sysInByte (SMCFDC37B78X_KBD_CTLSTS))
  149. #define SMCFDC37B78X_KBD_WRT_DATA(x)    (SMCFDC37B78X_KBD_DELAY(), 
  150.                                         sysOutByte (SMCFDC37B78X_KBD_DATA, x))
  151. #define SMCFDC37B78X_KBD_WRT_CTLSTS(x)  (SMCFDC37B78X_KBD_DELAY(), 
  152.                                         sysOutByte (SMCFDC37B78X_KBD_CTLSTS, x))
  153.     
  154. /* typedefs */
  156. typedef struct smcFdc37b78x_IoPorts
  157.     {
  158.     int    config;
  159.     int    index;
  160.     int    data;
  161.     } SMCFDC37B78X_IOPORTS;
  163. /* function declarations */
  165. extern VOID   smcFdc37b78xDevCreate (SMCFDC37B78X_IOPORTS *fdc37b78x_iop);        
  166. extern VOID   smcFdc37b78xInit (int devInitMask);
  167. extern STATUS smcFdc37b78xKbdInit (VOID);
  169. #ifdef __cplusplus
  170. }
  171. #endif /* __cplusplus */
  172.     
  173. #endif /* INCsmcfdc37b78xh */