开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
pccchip.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：9k
源码类别：

VxWorks

开发平台：

C/C++

pccchip.h：源码内容
  1. /* pccchip.h - Peripheral Channel Controller header */
  3. /* Copyright 1984-1996 Wind River Systems, Inc. */
  5. /*
  6. modification history
  7. --------------------
  8. 01d,06aug96,dat  merged from windView branch
  9. 01c,17sep93,dzb  added TIC_X_COUNTER register defines.
  10. 01b,22sep92,rrr  added support for c++
  11. 01a,16jun92,ccc  created.
  12. */
  14. /*
  15. DESCRIPTION
  16. This file contains I/O addresses and related constants for the PCC
  17. chip.  PCC_BASE_ADRS and PRINTER must be defined.
  18. */
  20. #ifndef __INCpccchiph
  21. #define __INCpccchiph
  23. #ifdef __cplusplus
  24. extern "C" {
  25. #endif
  27. /* PCC addresses */
  29. #define SCSI_DMA_TABLE_ADRS     ((long *) (PCC_BASE_ADRS + 0x00))
  30. #define SCSI_PCC_DMA_ADRS       ((long *) (PCC_BASE_ADRS + 0x04))
  31. #define SCSI_DMA_BYTE_COUNT     ((long *) (PCC_BASE_ADRS + 0x08))
  33. #define TIC_1_PRELOAD           ((short *)(PCC_BASE_ADRS + 0x10))
  34. #define TIC_2_PRELOAD           ((short *)(PCC_BASE_ADRS + 0x14))
  36. #define TIC_1_COUNTER           ((short *)(PCC_BASE_ADRS + 0x12))
  37. #define TIC_2_COUNTER           ((short *)(PCC_BASE_ADRS + 0x16))
  39. #define TIC_1_INT_CTL           ((char *) (PCC_BASE_ADRS + 0x18))
  40. #define TIC_1_CSR               ((char *) (PCC_BASE_ADRS + 0x19))
  41. #define TIC_2_INT_CTL           ((char *) (PCC_BASE_ADRS + 0x1a))
  42. #define TIC_2_CSR               ((char *) (PCC_BASE_ADRS + 0x1b))
  44. #define ACFAIL_INT_CTL          ((char *) (PCC_BASE_ADRS + 0x1c))
  45. #define WDOG_CSR                ((char *) (PCC_BASE_ADRS + 0x1d))
  46. #define BERR_INT_CTL            ((char *) (PCC_BASE_ADRS + 0x22))
  47. #define ABORT_INT_CTL           ((char *) (PCC_BASE_ADRS + 0x24))
  49. #define PRINTER_INT_CTL         ((char *) (PCC_BASE_ADRS + 0x1e))
  50. #define PRINTER_CSR             ((char *) (PCC_BASE_ADRS + 0x1f))
  51. #define PRINTER_DATA            ((char *) (PRINTER + 0x00))
  52. #define PRINTER_STATUS          ((char *) (PRINTER + 0x00))
  54. #define SCSI_DMA_INT_CTL        ((char *) (PCC_BASE_ADRS + 0x20))
  55. #define SCSI_DMA_CSR            ((char *) (PCC_BASE_ADRS + 0x21))
  56. #define SCSI_DMA_TABLE_FC       ((char *) (PCC_BASE_ADRS + 0x25))
  57. #define SCSI_INT_CTL            ((char *) (PCC_BASE_ADRS + 0x2a))
  59. #define SERIAL_INT_CTL          ((char *) (PCC_BASE_ADRS + 0x26))
  61. #define LAN_INT_CTL             ((char *) (PCC_BASE_ADRS + 0x28))
  63. #define SOFT_1_INT_CTL          ((char *) (PCC_BASE_ADRS + 0x2c))
  64. #define SOFT_2_INT_CTL          ((char *) (PCC_BASE_ADRS + 0x2e))
  66. #define GP_CTL                  ((char *) (PCC_BASE_ADRS + 0x27))
  67. #define GP_STATUS               ((char *) (PCC_BASE_ADRS + 0x29))
  68. #define INT_BASE_CTL            ((char *) (PCC_BASE_ADRS + 0x2d))
  69. #define SLAVE_BASE_CTL          ((char *) (PCC_BASE_ADRS + 0x2b))
  71. #define PCC_REVISION            ((char *) (PCC_BASE_ADRS + 0x2f))
  73. /* PCC register bit definitions */
  75. #define TIC_1_INT_CTL_CLEAR     0x80    /* Clear tic 1 interrupt        */
  76. #define TIC_1_INT_CTL_ENABLE    0x08    /* Enable tic 1 interrupt       */
  77. #define TIC_1_INT_CTL_DISABLE   0x00    /* Disable tic 1 interrupt      */
  79. #define TIC_1_CSR_CLR_OVF       0x04    /* Clear overflow counter       */
  80. #define TIC_1_CSR_ENABLE        0x03    /* Enable counter               */
  81. #define TIC_1_CSR_DISABLE       0x01    /* Disable tic 1 counter        */
  82. #define TIC_1_CSR_STOP          0x00    /* Load preload                 */
  84. #define TIC_2_INT_CTL_CLEAR     0x80    /* Clear tic 2 interrupt        */
  85. #define TIC_2_INT_CTL_ENABLE    0x08    /* Enable tic 2 interrupt       */
  86. #define TIC_2_INT_CTL_DISABLE   0x00    /* Disable tic 2 interrupt      */
  88. #define TIC_2_CSR_CLR_OVF       0x04    /* Clear overflow counter       */
  89. #define TIC_2_CSR_ENABLE        0x03    /* Enable counter               */
  90. #define TIC_2_CSR_DISABLE       0x01    /* Disable tic 2 counter        */
  91. #define TIC_2_CSR_STOP          0x00    /* Load preload                 */
  93. #define ACFAIL_INT_CTL_CLEAR    0x80    /* Clear AC fail interrupt      */
  94. #define ACFAIL_INT_CTL_ENABLE   0x08    /* Enable AC fail interrupt     */
  95. #define ACFAIL_INT_CTL_DISABLE  0x00    /* Disable AC fail interrupt    */
  97. #define WDOG_CSR_TO_CLEAR       0x08    /* Clear wDog time-out          */
  98. #define WDOG_CSR_WD_RESET       0x04    /* wDog activates reset         */
  99. #define WDOG_CSR_WD_CLEAR       0x02    /* Clear wDog                   */
  100. #define WDOG_CSR_ENABLE         0x01    /* Enable wDog                  */
  101. #define WDOG_CSR_DISABLE        0x00    /* Disable wDog                 */
  103. #define BERR_INT_CTL_CLEAR      0x80    /* Clear bus error interrupt    */
  104. #define BERR_INT_CTL_ENABLE     0x08    /* Enable bus error interrupt   */
  105. #define BERR_INT_CTL_DISABLE    0x00    /* Disable bus error interrupt  */
  107. #define ABORT_INT_CTL_CLEAR     0x80    /* Clear abort interrupt        */
  108. #define ABORT_INT_CTL_ENABLE    0x08    /* Enable abort interrupt       */
  109. #define ABORT_INT_CTL_DISABLE   0x00    /* Disable abort interrupt      */
  111. #define SERIAL_INT_CTL_VECT_IN  0x10    /* Interrupt vector from PCC    */
  112. #define SERIAL_INT_CTL_VCHIP    0x00    /* Interrupt vector from chip   */
  113. #define SERIAL_INT_CTL_ENABLE   0x08    /* Enable serial interrupt      */
  114. #define SERIAL_INT_CTL_DISABLE  0x00    /* Disable serial interrupt     */
  116. #define GP_CTL_RST_SW_DISABLE   0xa0    /* Disable front panel reset    */
  117. #define GP_CTL_RST_SW_ENABLE    0x00    /* Enable front panel reset     */
  118. #define GP_CTL_MASTER_INT_EN    0x10    /* Master interrupt enable      */
  119. #define GP_CTL_MASTER_INT_DIS   0x00    /* Master interrupt disable     */
  120. #define GP_CTL_LOCAL_TO_EN      0x08    /* Enable local bus timeout     */
  121. #define GP_CTL_LOCAL_TO_DIS     0x00    /* Disable local bus timeout    */
  122. #define GP_CTL_PARITY_DISABLE   0x00    /* Disable parity checking      */
  123. #define GP_CTL_PARITY_ENABLE    0x01    /* Enable parity checking       */
  125. #define GP_STATUS_PU_CLEAR      0x02    /* Clear power-up reset         */
  126. #define GP_STATUS_PARITY_CLEAR  0x01    /* Clear parity error           */
  128. #define LAN_INT_CTL_ENABLE      0x08    /* Enable LAN interrupt         */
  129. #define LAN_INT_CTL_DISABLE     0x00    /* Disable LAN interrupt        */
  131. #define SOFT_1_INT_CTL_ENABLE   0x08    /* Enable software 1 interrupt  */
  132. #define SOFT_1_INT_CTL_DISABLE  0x00    /* Disable software 1 interrupt */
  134. #define SOFT_2_INT_CTL_ENABLE   0x08    /* Enable software 2 interrupt  */
  135. #define SOFT_2_INT_CTL_DISABLE  0x00    /* Disable software 2 interrupt */
  136. #define PRNT_INT_CTL_CLR_FAULT  0x40    /* Clear fault interrupt        */
  137. #define PRNT_INT_CTL_CLR_ACK    0x20    /* Clear ACK interrupt          */
  138. #define PRNT_INT_CTL_ACK_FALL   0x10    /* ACK on falling edge          */
  139. #define PRNT_INT_CTL_ACK_RISE   0x00    /* ACK on rising edge           */
  140. #define PRNT_INT_CTL_ENABLE     0x08    /* Enable printer interrupt     */
  141. #define PRNT_INT_CTL_DISABLE    0x00    /* Disable printer interrupt    */
  143. #define DMA_INT_CTL_PENDING     0x80    /* Interrupt pending            */
  144. #define DMA_INT_CTL_CLEAR       0x80    /* Clear pending interrupt      */
  145. #define DMA_INT_CTL_ENABLE      0x08    /* Enable DMA interrupt         */
  146. #define DMA_INT_CTL_DISABLE     0x00    /* Disable DMA interrupt        */
  148. #define DMA_CSR_ENABLE          0x01    /* Enable DMA controller        */
  149. #define DMA_CSR_DISABLE         0x00    /* Disable DMA controller       */
  150. #define DMA_CSR_TW              0x02    /* Use table address register   */
  151. #define DMA_CSR_READ            0x00    /* Transfer from SCSI bus       */
  152. #define DMA_CSR_WRITE           0x04    /* Transfer to SCSI bus         */
  154. #define SCSI_INT_CTL_RESET      0x40    /* Reset SCSI interrupt         */
  155. #define SCSI_INT_CTL_BUS_RESET  0x10    /* Reset SCSI bus               */
  156. #define SCSI_INT_CTL_ENABLE     0x08    /* Enable SCSI interrupt        */
  157. #define SCSI_INT_CTL_DISABLE    0x00    /* Disable SCSI interrupt       */
  159. /* function declarations */
  161. #ifndef _ASMLANGUAGE
  162. #if defined(__STDC__) || defined(__cplusplus)
  164. #if CPU_FAMILY == I960
  165. IMPORT STATUS sysIntDisable ();
  166. IMPORT STATUS sysIntEnable ();
  167. IMPORT int sysBusIntAck ();
  168. IMPORT STATUS sysBusIntGen ();
  169. IMPORT STATUS sysMailboxEnable ();
  170. #else /* CPU_FAMILY == I960 */
  171. IMPORT STATUS sysIntDisable (int intLevel);
  172. IMPORT STATUS sysIntEnable (int intLevel);
  173. IMPORT int sysBusIntAck (int intLevel);
  174. IMPORT STATUS sysBusIntGen (int level, int vector);
  175. IMPORT STATUS sysMailboxEnable (char *mailboxAdrs);
  176. #endif /* CPU_FAMILY == I960 */
  178. IMPORT STATUS sysMailboxConnect (FUNCPTR routine, int arg);
  180. #else /* __STDC__ */
  182. IMPORT STATUS sysIntDisable ();
  183. IMPORT STATUS sysIntEnable ();
  184. IMPORT int sysBusIntAck ();
  185. IMPORT STATUS sysBusIntGen ();
  186. IMPORT STATUS sysMailboxEnable ();
  187. IMPORT STATUS sysMailboxConnect ();
  189. #endif /* __STDC__ */
  191. #endif /* _ASMLANGUAGE */
  193. #ifdef __cplusplus
  194. }
  195. #endif
  197. #endif /* __INCpccchiph */