开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
m5204.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：8k
源码类别：

VxWorks

开发平台：

C/C++

m5204.h：源码内容
  1. /* m5204.h - Motorola MCF5204 CPU control registers */
  3. /* Copyright 1994-1996 Wind River Systems, Inc. */
  5. /*
  6. modification history
  7. --------------------
  8. 01b,15apr98,mem  minor cleanups.
  9. 01a,09dec96,mem  written.
  10. */
  12. /*
  13. This file contains I/O addresses and related constants for the MCF5204
  14. */
  16. #ifndef __INCm5204h
  17. #define __INCm5204h
  19. #ifdef __cplusplus
  20. extern "C" {
  21. #endif
  23. /*
  24. Need to use a distinct cast macro in order to not conflict with other
  25. include files.
  26. */
  28. #ifdef _ASMLANGUAGE
  29. #define CAST_M5204(x)
  30. #else /* _ASMLANGUAGE */
  31. #define CAST_M5204(x) (x)
  32. #endif /* _ASMLANGUAGE */
  34. /* Size of internal SRAM */
  36. #define M5204_SRAM_SIZE 512 /* size of internal SRAM */
  38. /* System Integration Module register addresses */
  40. #define M5204_SIM_SIMR(base) (CAST_M5204(volatile UINT8  *)((base) + 0x003))
  41. #define M5204_SIM_ICR_E0(base) (CAST_M5204(volatile UINT8  *)((base) + 0x014))
  42. #define M5204_SIM_ICR_E1(base) (CAST_M5204(volatile UINT8  *)((base) + 0x015))
  43. #define M5204_SIM_ICR_E2(base) (CAST_M5204(volatile UINT8  *)((base) + 0x016))
  44. #define M5204_SIM_ICR_E3(base) (CAST_M5204(volatile UINT8  *)((base) + 0x017))
  45. #define M5204_SIM_ICR_SW(base) (CAST_M5204(volatile UINT8  *)((base) + 0x01b))
  46. #define M5204_SIM_ICR_T1(base) (CAST_M5204(volatile UINT8  *)((base) + 0x01c))
  47. #define M5204_SIM_ICR_T2(base) (CAST_M5204(volatile UINT8  *)((base) + 0x01d))
  48. #define M5204_SIM_ICR_U1(base) (CAST_M5204(volatile UINT8  *)((base) + 0x01f))
  49. #define M5204_SIM_IMR(base) (CAST_M5204(volatile UINT32 *)((base) + 0x034))
  50. #define M5204_SIM_IPR(base) (CAST_M5204(volatile UINT32 *)((base) + 0x038))
  51. #define M5204_SIM_RSR(base) (CAST_M5204(volatile UINT8  *)((base) + 0x040))
  52. #define M5204_SIM_SYPCR(base) (CAST_M5204(volatile UINT8  *)((base) + 0x041))
  53. #define M5204_SIM_SWIVR(base) (CAST_M5204(volatile UINT8  *)((base) + 0x042))
  54. #define M5204_SIM_SWSR(base) (CAST_M5204(volatile UINT8  *)((base) + 0x043))
  56. /* chip select registers */
  57. #define M5204_SIM_CSAR0(base) (CAST_M5204(volatile UINT32 *)((base) + 0x064))
  58. #define M5204_SIM_CSMR0(base) (CAST_M5204(volatile UINT32 *)((base) + 0x068))
  59. #define M5204_SIM_CSCR0(base) (CAST_M5204(volatile UINT32 *)((base) + 0x06c))
  60. #define M5204_SIM_CSAR1(base) (CAST_M5204(volatile UINT32 *)((base) + 0x070))
  61. #define M5204_SIM_CSMR1(base) (CAST_M5204(volatile UINT32 *)((base) + 0x074))
  62. #define M5204_SIM_CSCR1(base) (CAST_M5204(volatile UINT32 *)((base) + 0x078))
  63. #define M5204_SIM_CSAR2(base) (CAST_M5204(volatile UINT32 *)((base) + 0x07c))
  64. #define M5204_SIM_CSMR2(base) (CAST_M5204(volatile UINT32 *)((base) + 0x080))
  65. #define M5204_SIM_CSCR2(base) (CAST_M5204(volatile UINT32 *)((base) + 0x084))
  66. #define M5204_SIM_CSAR3(base) (CAST_M5204(volatile UINT32 *)((base) + 0x088))
  67. #define M5204_SIM_CSMR3(base) (CAST_M5204(volatile UINT32 *)((base) + 0x08c))
  68. #define M5204_SIM_CSCR3(base) (CAST_M5204(volatile UINT32 *)((base) + 0x090))
  69. #define M5204_SIM_CSAR4(base) (CAST_M5204(volatile UINT32 *)((base) + 0x094))
  70. #define M5204_SIM_CSMR4(base) (CAST_M5204(volatile UINT32 *)((base) + 0x098))
  71. #define M5204_SIM_CSCR4(base) (CAST_M5204(volatile UINT32 *)((base) + 0x09c))
  72. #define M5204_SIM_CSAR5(base) (CAST_M5204(volatile UINT32 *)((base) + 0x0a0))
  73. #define M5204_SIM_CSMR5(base) (CAST_M5204(volatile UINT32 *)((base) + 0x0a4))
  74. #define M5204_SIM_CSCR5(base) (CAST_M5204(volatile UINT32 *)((base) + 0x0a8))
  76. /* parallel port registers */
  77. #define M5204_SIM_PAR(base) (CAST_M5204(volatile UINT8  *)((base) + 0x0cb))
  78. #define M5204_SIM_PADDR(base) (CAST_M5204(volatile UINT8  *)((base) + 0x1c5))
  79. #define M5204_SIM_PADAT(base) (CAST_M5204(volatile UINT8  *)((base) + 0x1c9))
  81. /* Timers 1 and 2. */
  83. #define M5204_TIMER_REG(base, offset, timer)
  84. ((base) + (((timer) - 1) * 0x20) + (offset))
  86. #define M5204_TIMER_TMR(base, n)
  87. (CAST_M5204(volatile UINT16 *) M5204_TIMER_REG(base, 0x100, n))
  88. #define M5204_TIMER_TRR(base, n)
  89. (CAST_M5204(volatile UINT16 *) M5204_TIMER_REG(base, 0x104, n))
  90. #define M5204_TIMER_TCR(base, n)
  91. (CAST_M5204(volatile UINT16 *) M5204_TIMER_REG(base, 0x108, n))
  92. #define M5204_TIMER_TCN(base, n)
  93. (CAST_M5204(volatile UINT16 *) M5204_TIMER_REG(base, 0x10c, n))
  94. #define M5204_TIMER_TER(base, n)
  95. (CAST_M5204(volatile UINT8  *) M5204_TIMER_REG(base, 0x111, n))
  97. /* UART */
  98. #define M5204_UART_MR(base) (CAST_M5204(volatile UINT8  *)((base) + 0x140))
  99. #define M5204_UART_SR(base) (CAST_M5204(volatile UINT8  *)((base) + 0x144))
  100. #define M5204_UART_CSR(base) (CAST_M5204(volatile UINT8  *)((base) + 0x144))
  101. #define M5204_UART_CR(base) (CAST_M5204(volatile UINT8  *)((base) + 0x148))
  102. #define M5204_UART_RB(base) (CAST_M5204(volatile UINT8  *)((base) + 0x14c))
  103. #define M5204_UART_TB(base) (CAST_M5204(volatile UINT8  *)((base) + 0x14c))
  104. #define M5204_UART_IPCR(base) (CAST_M5204(volatile UINT8  *)((base) + 0x150))
  105. #define M5204_UART_ACR(base) (CAST_M5204(volatile UINT8  *)((base) + 0x150))
  106. #define M5204_UART_ISR(base) (CAST_M5204(volatile UINT8  *)((base) + 0x154))
  107. #define M5204_UART_IMR(base) (CAST_M5204(volatile UINT8  *)((base) + 0x154))
  108. #define M5204_UART_BG1(base) (CAST_M5204(volatile UINT8  *)((base) + 0x158))
  109. #define M5204_UART_BG2(base) (CAST_M5204(volatile UINT8  *)((base) + 0x15c))
  110. #define M5204_UART_IVR(base) (CAST_M5204(volatile UINT8  *)((base) + 0x170))
  111. #define M5204_UART_IP(base) (CAST_M5204(volatile UINT8  *)((base) + 0x174))
  112. #define M5204_UART_OP1(base) (CAST_M5204(volatile UINT8  *)((base) + 0x178))
  113. #define M5204_UART_OP2(base) (CAST_M5204(volatile UINT8  *)((base) + 0x17c))
  115. /* SIM Module Configuration Register definitions */
  117. /* SIM Configuration register (SIMR) */
  118. #define M5204_SIMR_FRZ0 (1 << 6) /* bus monitor runs */
  119. #define M5204_SIMR_FRZ1 (1 << 7) /* watchdog timer runs */
  121. /* ICR - encode bits for ICR_xx registers */
  122. #define M5204_SIM_ICR_BITS(auto, level, priority)
  123.   ((((auto) & 0x01) << 7)
  124.    | (((level) & 0x07) << 2)
  125.    | ((priority) & 0x03))
  127. /* IMR - Interrupt Mask Register bit definitions */
  128. #define M5204_IMR_IRQ0 (1 << 1)
  129. #define M5204_IMR_IRQ1 (1 << 2)
  130. #define M5204_IMR_IRQ2 (1 << 3)
  131. #define M5204_IMR_IRQ3 (1 << 4)
  132. #define M5204_IMR_SWT (1 << 8)
  133. #define M5204_IMR_TIMER1 (1 << 9)
  134. #define M5204_IMR_TIMER2 (1 << 10)
  135. #define M5204_IMR_UART (1 << 12)
  137. /* chip select mask registers */
  138. #define M5204_CS_CSMR_MASK_512b 0x00000000
  139. #define M5204_CS_CSMR_MASK_1k 0x00000200
  140. #define M5204_CS_CSMR_MASK_2k 0x00000600
  141. #define M5204_CS_CSMR_MASK_4k 0x00000e00
  142. #define M5204_CS_CSMR_MASK_8k 0x00001e00
  143. #define M5204_CS_CSMR_MASK_16k 0x00003e00
  144. #define M5204_CS_CSMR_MASK_32k 0x00007e00
  145. #define M5204_CS_CSMR_MASK_64k 0x0000fe00
  146. #define M5204_CS_CSMR_MASK_128k 0x0001fe00
  147. #define M5204_CS_CSMR_MASK_256k 0x0003fe00
  148. #define M5204_CS_CSMR_MASK_512k 0x0007fe00
  149. #define M5204_CS_CSMR_MASK_1M 0x000ffe00
  150. #define M5204_CS_CSMR_MASK_2M 0x001ffe00
  151. #define M5204_CS_CSMR_MASK_4M 0x003ffe00
  152. #define M5204_CS_CSMR_MASK_8M 0x007ffe00
  153. #define M5204_CS_CSMR_MASK_16M 0x00fffe00
  154. #define M5204_CS_CSMR_MASK_32M 0x01fffe00
  155. #define M5204_CS_CSMR_MASK_64M 0x03fffe00
  156. #define M5204_CS_CSMR_MASK_128M 0x07fffe00
  157. #define M5204_CS_CSMR_MASK_256M 0x0ffffe00
  158. #define M5204_CS_CSMR_MASK_512M 0x1ffffe00
  159. #define M5204_CS_CSMR_MASK_1G 0x3ffffe00
  160. #define M5204_CS_CSMR_MASK_2G 0x7ffffe00
  161. #define M5204_CS_CSMR_MASK_4G 0xfffffe00
  162. #define M5204_CS_CSMR_WP (1 << 8)
  163. #define M5204_CS_CSMR_CI (1 << 5)
  164. #define M5204_CS_CSMR_SC (1 << 4)
  165. #define M5204_CS_CSMR_SD (1 << 3)
  166. #define M5204_CS_CSMR_UC (1 << 2)
  167. #define M5204_CS_CSMR_UD (1 << 1)
  169. /* chip select control registers */
  170. #define M5204_CS_CSCR_WS(n) ((n) << 10)
  171. #define M5204_CS_CSCR_WS_7 M5204_CS_CSCR_WS(7)
  172. #define M5204_CS_CSCR_WS_6 M5204_CS_CSCR_WS(6)
  173. #define M5204_CS_CSCR_WS_5 M5204_CS_CSCR_WS(5)
  174. #define M5204_CS_CSCR_WS_4 M5204_CS_CSCR_WS(4)
  175. #define M5204_CS_CSCR_WS_3 M5204_CS_CSCR_WS(3)
  176. #define M5204_CS_CSCR_WS_2 M5204_CS_CSCR_WS(2)
  177. #define M5204_CS_CSCR_WS_1 M5204_CS_CSCR_WS(1)
  178. #define M5204_CS_CSCR_WS_0 M5204_CS_CSCR_WS(0)
  179. #define M5204_CS_CSCR_BRST (1 << 9)
  180. #define M5204_CS_CSCR_AA (1 << 8)
  181. #define M5204_CS_CSCR_PS_16 (0 << 6)
  182. #define M5204_CS_CSCR_PS_8 (1 << 6)
  183. #define M5204_CS_CSCR_BEM (1 << 5)
  184. #define M5204_CS_CSCR_V (1 << 0)
  186. #ifdef __cplusplus
  187. }
  188. #endif
  190. #endif /* __INCm5204h */