开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
nvr4122.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：16k
源码类别：

VxWorks

开发平台：

C/C++

nvr4122.h：源码内容
  1. /* nvr4122.h - NEC NVR4122 header file */
  3. /* Copyright 1984-2001 Wind River Systems, Inc. */
  5. /*
  6. modification history
  7. --------------------
  8. 01c,17apr01,sru  update after code review
  9. 01b,09apr01,sru  cleanup after code review
  10. 01a,05jan01,sru  fix cache sizes
  11. 01a,03jan01,sru  created.
  12. */
  14. /*
  15. DESCRIPTION
  16. This file contains constants for the NEC VR4122.  Register address
  17. definitions for the various subsystems are provided, and some (but
  18. not all) register field definitions are provided.
  19. */
  21. #ifndef __INCnvr4122h
  22. #define __INCnvr4122h
  24. #include "vxWorks.h"
  26. #ifdef __cplusplus
  27. extern "C" {
  28. #endif
  30. #define VR4122_ICACHE_SIZE 32768
  31. #define VR4122_DCACHE_SIZE 16384
  33. /* VR4122 register definitions. */
  35. #define VR4122_REG_BASE   (0x0f000000+K1BASE)
  37. #ifdef _ASMLANGUAGE
  38. #define VR4122_REG32(reg) (VR4122_REG_BASE + (reg))
  39. #define VR4122_REG16(reg) (VR4122_REG_BASE + (reg))
  40. #define VR4122_REG8(reg) (VR4122_REG_BASE + (reg))
  41. #else
  42. #define VR4122_REG32(reg) ((volatile UINT32 *)(VR4122_REG_BASE + (reg)))
  43. #define VR4122_REG16(reg) ((volatile UINT16 *)(VR4122_REG_BASE + (reg)))
  44. #define VR4122_REG8(reg) ((volatile UINT8 *)(VR4122_REG_BASE + (reg)))
  45. #endif /* _ASMLANGUAGE */
  47. /* BCU registers */
  49. #define VR4122_BCUCNTREG1 VR4122_REG16(0x00)
  50. #define VR4122_ROMSIZEREG VR4122_REG16(0x04)
  51. #define VR4122_ROMSPEEDREG VR4122_REG16(0x06)
  52. #define VR4122_IO0SPEEDREG VR4122_REG16(0x08)
  53. #define VR4122_IO1SPEEDREG VR4122_REG16(0x0a)
  54. #define VR4122_REVIDREG VR4122_REG16(0x10)
  55. #define VR4122_CLKSPEEDREG VR4122_REG16(0x14)
  56. #define VR4122_BCUCNTREG3 VR4122_REG16(0x16)
  57. #define VR4122_BCUCACHECNTREG VR4122_REG16(0x18)
  60. /* BCUCNTREG1 bit definitions */
  62. #define VR4122_PAGESIZE 0x3000
  63. #define VR4122_PAGEROM2 0x0400
  64. #define VR4122_PAGEROM0 0x0100
  65. #define VR4122_ROMWEN2 0x0040
  66. #define VR4122_ROMWEN0 0x0010
  68. /* DMAAU registers */
  70. #define VR4122_CSIIBALREG VR4122_REG16(0x20)
  71. #define VR4122_CSIIBAHREG VR4122_REG16(0x22)
  72. #define VR4122_CSIIALREG VR4122_REG16(0x24)
  73. #define VR4122_CSIIAHREG VR4122_REG16(0x26)
  74. #define VR4122_CSIOBALREG VR4122_REG16(0x28)
  75. #define VR4122_CSIOBAHREG VR4122_REG16(0x2a)
  76. #define VR4122_CSIOALREG VR4122_REG16(0x2c)
  77. #define VR4122_CSIOAHREG VR4122_REG16(0x2e)
  78. #define VR4122_FIRBALREG VR4122_REG16(0x30)
  79. #define VR4122_FIRBAHREG VR4122_REG16(0x32)
  80. #define VR4122_FIRALREG VR4122_REG16(0x34)
  81. #define VR4122_FIRAHREG VR4122_REG16(0x36)
  82. #define VR4122_RAMBALREG VR4122_REG16(0x1e0)
  83. #define VR4122_RAMBAHREG VR4122_REG16(0x1e2)
  84. #define VR4122_RAMALREG VR4122_REG16(0x1e4)
  85. #define VR4122_RAMAHREG VR4122_REG16(0x1e6)
  86. #define VR4122_IOBALREG VR4122_REG16(0x1e8)
  87. #define VR4122_IOBAHREG VR4122_REG16(0x1ea)
  88. #define VR4122_IOALREG VR4122_REG16(0x1ec)
  89. #define VR4122_IOAHREG VR4122_REG16(0x1ee)
  91. /* DCU registers */
  93. #define VR4122_DMARSTREG VR4122_REG16(0x40)
  94. #define VR4122_DMAIDLEREG VR4122_REG16(0x42)
  95. #define VR4122_DMASENREG VR4122_REG16(0x44)
  96. #define VR4122_DMAMSKREG VR4122_REG16(0x46)
  97. #define VR4122_DMAREQREG VR4122_REG16(0x48)
  98. #define VR4122_TDREG VR4122_REG16(0x4a)
  99. #define VR4122_DMAABITREG VR4122_REG16(0x4c)
  100. #define VR4122_CONTROLREG VR4122_REG16(0x4e)
  101. #define VR4122_BASSCNTLREG VR4122_REG16(0x50)
  102. #define VR4122_BASSCNTHREG VR4122_REG16(0x52)
  103. #define VR4122_CURRENTCNTLREG VR4122_REG16(0x54)
  104. #define VR4122_CURRENTCNTHREG VR4122_REG16(0x56)
  105. #define VR4122_TCINTR VR4122_REG16(0x58)
  107. /* DMA mask bit definitions */
  109. #define  VR4122_DMAMSKAIOR 0x0008
  110. #define  VR4122_DMAMSKCOUT 0x0004
  111. #define  VR4122_DMAMSKCIN 0x0002
  112. #define  VR4122_DMAMSKFOUT 0x0001
  114. /* CMU register */
  116. #define VR4122_CMUCLKMSK VR4122_REG16(0x60)
  118. #define VR4122_MSKPCIU 0x2000
  119. #define VR4122_MSKSCSI 0x1000
  120. #define VR4122_MSKDSIU 0x0800
  121. #define VR4122_MSKFFIR 0x0400
  122. #define VR4122_MSKSSIU 0x0100
  123. #define VR4122_MSKCSI 0x0040
  124. #define VR4122_MSKFIR 0x0010
  125. #define VR4122_MSKSIU 0x0002
  127. /* ICU system and system mask registers */
  129. #define VR4122_SYSINT1REG   VR4122_REG16(0x80)
  130. #define VR4122_GIUINTLREG   VR4122_REG16(0x88)
  131. #define VR4122_DSIUINTREG   VR4122_REG16(0x8a)
  132. #define VR4122_MSYSINT1REG VR4122_REG16(0x8c)
  133. #define VR4122_MGIUINTLREG   VR4122_REG16(0x94)
  134. #define VR4122_MDSIUINTREG   VR4122_REG16(0x96)
  135. #define VR4122_NMIREG VR4122_REG16(0x98)
  136. #define VR4122_SOFTINTREG VR4122_REG16(0x9a)
  137. #define VR4122_SYSINT2REG VR4122_REG16(0xa0)
  138. #define VR4122_GIUINTHREG VR4122_REG16(0xa2)
  139. #define VR4122_FIRINTREG VR4122_REG16(0xa4)
  140. #define VR4122_MSYSINT2REG VR4122_REG16(0xa6)
  141. #define VR4122_MGIUINTHREG VR4122_REG16(0xa8)
  142. #define VR4122_MFIRINTREG VR4122_REG16(0xaa)
  143. #define VR4122_PCIINTREG VR4122_REG16(0xac)
  144. #define VR4122_SCUINTREG VR4122_REG16(0xae)
  145. #define VR4122_CSIINTREG VR4122_REG16(0xb0)
  146. #define VR4122_MPCIINTREG VR4122_REG16(0xb2)
  147. #define VR4122_MSCUINTREG VR4122_REG16(0xb4)
  148. #define VR4122_MCSIINTREG VR4122_REG16(0xb6)
  149. #define VR4122_BCUINTREG VR4122_REG16(0xb8)
  150. #define VR4122_MBCUINTREG VR4122_REG16(0xba)
  152. #define VR4122_CLKRUNINTR 0x1000
  153. #define VR4122_SOFTINTR 0x0800
  154. #define VR4122_SIUINTR 0x0200
  155. #define VR4122_GIUINTR 0x0100
  156. #define VR4122_ETIMERINTR 0x0008
  157. #define VR4122_RTCL1INTR 0x0004
  158. #define VR4122_POWERINTR 0x0002
  159. #define VR4122_BATINTR 0x0001
  161. #define VR4122_BCUINTR 0x0200
  162. #define VR4122_CSIINTR 0x0100
  163. #define VR4122_SCUINTR 0x0080
  164. #define VR4122_PCIINTR 0x0040
  165. #define VR4122_DSIUINTR 0x0020
  166. #define VR4122_FIRINTR 0x0010
  167. #define VR4122_TCLKINTR 0x0008
  168. #define VR4122_LEDINTR 0x0002
  169. #define VR4122_RTCL2INTR 0x0001
  171. /* PMU registers */
  173. #define VR4122_PMUINTREG VR4122_REG16(0xc0)
  174. #define VR4122_PMUCNTREG VR4122_REG16(0xc2)
  175. #define VR4122_PMUINT2REG VR4122_REG16(0xc4)
  176. #define VR4122_PMUCNT2REG VR4122_REG16(0xc6)
  177. #define VR4122_PMUWAITREG VR4122_REG16(0xc8)
  178. #define VR4122_PMUTCLKDIVREG VR4122_REG16(0xcc)
  179. #define VR4122_PMUINTRCLKDIVREG VR4122_REG16(0xce)
  181. #define VR4122_HALTIMERRST 0x0004
  183. /* RTC registers */
  185. #define VR4122_ETIMELREG VR4122_REG16(0x100)
  186. #define VR4122_ETIMEMREG VR4122_REG16(0x102)
  187. #define VR4122_ETIMEHREG VR4122_REG16(0x104)
  188. #define VR4122_ECMPLREG VR4122_REG16(0x108)
  189. #define VR4122_ECMPMREG VR4122_REG16(0x10a)
  190. #define VR4122_ECMPHREG VR4122_REG16(0x10c)
  191. #define VR4122_RTCL1LREG VR4122_REG16(0x110)
  192. #define VR4122_RTCL1HREG VR4122_REG16(0x112)
  193. #define VR4122_RTCL1CNTLREG VR4122_REG16(0x114)
  194. #define VR4122_RTCL1CNTHREG VR4122_REG16(0x116)
  195. #define VR4122_RTCL2LREG VR4122_REG16(0x118)
  196. #define VR4122_RTCL2HREG VR4122_REG16(0x11a)
  197. #define VR4122_RTCL2CNTLREG VR4122_REG16(0x11c)
  198. #define VR4122_RTCL2CNTHREG VR4122_REG16(0x11e)
  199. #define VR4122_TCLKLREG VR4122_REG16(0x120)
  200. #define VR4122_TCLKHREG VR4122_REG16(0x122)
  201. #define VR4122_TCLKCNTLREG VR4122_REG16(0x124)
  202. #define VR4122_TCLKCNTHREG VR4122_REG16(0x126)
  203. #define VR4122_RTCINTREG VR4122_REG16(0x13e)
  205. #define VR4122_RTCINTR0 0x0001
  206. #define VR4122_RTCINTR1 0x0002
  207. #define VR4122_RTCINTR2 0x0004
  208. #define VR4122_RTCINTR3 0x0008
  210. /* 
  211.  * The VR4122 RTC module has identical functionality to the VR4102
  212.  * RTC module. In order to use the nvr4102RTCTimer.c driver, we must
  213.  * define the VR4102_... constants in terms of the VR4122 values.
  214.  */
  216. #define VR4102_ETIMELREG VR4122_ETIMELREG
  217. #define VR4102_ETIMEMRE VR4122_ETIMEMRE
  218. #define VR4102_ETIMEHREG VR4122_ETIMEHREG
  219. #define VR4102_ECMPLREG  VR4122_ECMPLREG
  220. #define VR4102_ECMPMREG  VR4122_ECMPMREG
  221. #define VR4102_ECMPHREG  VR4122_ECMPHREG
  222. #define VR4102_RTCL1LREG VR4122_RTCL1LREG
  223. #define VR4102_RTCL1HREG VR4122_RTCL1HREG
  224. #define VR4102_RTCL1CNTLREG VR4122_RTCL1CNTLREG
  225. #define VR4102_RTCL1CNTHREG VR4122_RTCL1CNTHREG
  226. #define VR4102_RTCL2LREG VR4122_RTCL2LREG
  227. #define VR4102_RTCL2HREG VR4122_RTCL2HREG
  228. #define VR4102_RTCL2CNTLREG VR4122_RTCL2CNTLREG
  229. #define VR4102_RTCL2CNTHREG VR4122_RTCL2CNTHREG
  230. #define VR4102_TCLKLREG VR4122_TCLKLREG
  231. #define VR4102_TCLKHREG VR4122_TCLKHREG
  232. #define VR4102_TCLKCNTLREG VR4122_TCLKCNTLREG
  233. #define VR4102_TCLKCNTHREG VR4122_TCLKCNTHREG
  234. #define VR4102_RTCINTREG   VR4122_RTCINTREG
  235. #define VR4102_RTC_RTCINTR0 VR4122_RTCINTR0
  236. #define VR4102_RTC_RTCINTR1 VR4122_RTCINTR1
  237. #define VR4102_RTC_RTCINTR2 VR4122_RTCINTR2
  238. #define VR4102_RTC_RTCINTR3 VR4122_RTCINTR3
  240. #define VR4102_RTCL1INTR VR4122_RTCL1INTR
  241. #define VR4102_RTCL2INTR VR4122_RTCL2INTR
  243. #define VR4102_ICU_MSYSINT1REG VR4122_MSYSINT1REG
  245. /* GIU registers */
  247. #define VR4122_GIUIOSELL VR4122_REG16(0x140)
  248. #define VR4122_GIUIOSELH VR4122_REG16(0x142)
  249. #define VR4122_GIUPIODL VR4122_REG16(0x144)
  250. #define VR4122_GIUPIODH VR4122_REG16(0x146)
  251. #define VR4122_GIUINTSTATL VR4122_REG16(0x148)
  252. #define VR4122_GIUINTSTATH VR4122_REG16(0x14a)
  253. #define VR4122_GIUINTENL VR4122_REG16(0x14c)
  254. #define VR4122_GIUINTENH VR4122_REG16(0x14e)
  255. #define VR4122_GIUINTTYPL VR4122_REG16(0x150)
  256. #define VR4122_GIUINTTYPH VR4122_REG16(0x152)
  257. #define VR4122_GIUINTALSELL VR4122_REG16(0x154)
  258. #define VR4122_GIUINTALSELH VR4122_REG16(0x156)
  259. #define VR4122_GIUINTHTSELL VR4122_REG16(0x158)
  260. #define VR4122_GIUINTHTSELH VR4122_REG16(0x15a)
  261. #define VR4122_GIUPODATEN VR4122_REG16(0x15c)
  262. #define VR4122_GIUPODATL VR4122_REG16(0x15e)
  264. /* 
  265.  * The general-purpose I/O pins (GPIO) are enabled and controlled via
  266.  * identically placed bits in the GIU registers and some of the ICU
  267.  * registers. This set of pin masks can be used with whichever registers
  268.  * contain GPIO pin configuration. 
  269.  */
  271. #define  VR4122_GPIO_PIN_31 0x8000
  272. #define  VR4122_GPIO_PIN_30 0x4000
  273. #define  VR4122_GPIO_PIN_29 0x2000
  274. #define  VR4122_GPIO_PIN_28 0x1000
  275. #define  VR4122_GPIO_PIN_27 0x0800
  276. #define  VR4122_GPIO_PIN_26 0x0400
  277. #define  VR4122_GPIO_PIN_25 0x0200
  278. #define  VR4122_GPIO_PIN_24 0x0100
  279. #define  VR4122_GPIO_PIN_23 0x0080
  280. #define  VR4122_GPIO_PIN_22 0x0040
  281. #define  VR4122_GPIO_PIN_21 0x0020
  282. #define  VR4122_GPIO_PIN_20 0x0010
  283. #define  VR4122_GPIO_PIN_19 0x0008
  284. #define  VR4122_GPIO_PIN_18 0x0004
  285. #define  VR4122_GPIO_PIN_17 0x0002
  286. #define  VR4122_GPIO_PIN_16 0x0001
  287. #define  VR4122_GPIO_PIN_15 0x8000
  288. #define  VR4122_GPIO_PIN_14 0x4000
  289. #define  VR4122_GPIO_PIN_13 0x2000
  290. #define  VR4122_GPIO_PIN_12 0x1000
  291. #define  VR4122_GPIO_PIN_11 0x0800
  292. #define  VR4122_GPIO_PIN_10 0x0400
  293. #define  VR4122_GPIO_PIN_9 0x0200
  294. #define  VR4122_GPIO_PIN_8 0x0100
  295. #define  VR4122_GPIO_PIN_7 0x0080
  296. #define  VR4122_GPIO_PIN_6 0x0040
  297. #define  VR4122_GPIO_PIN_5 0x0020
  298. #define  VR4122_GPIO_PIN_4 0x0010
  299. #define  VR4122_GPIO_PIN_3 0x0008
  300. #define  VR4122_GPIO_PIN_2 0x0004
  301. #define  VR4122_GPIO_PIN_1 0x0002
  302. #define  VR4122_GPIO_PIN_0 0x0001
  304. /* SCI registers */
  306. #define VR4122_TIMOUTCNTREG VR4122_REG16(0x1000)
  307. #define VR4122_TIMOUTCOUNTREG VR4122_REG16(0x1002)
  308. #define VR4122_ERRLADDRESSREG VR4122_REG16(0x1004)
  309. #define VR4122_ERRHADDRESSREG VR4122_REG16(0x1006)
  310. #define VR4122_SCUINTRREG VR4122_REG16(0x1008)
  312. /* SDRAMU registers */
  314. #define VR4122_SDRAMMODEREG VR4122_REG16(0x400)
  315. #define VR4122_SDRAMCNTREG VR4122_REG16(0x402)
  316. #define VR4122_BCURFCNTREG VR4122_REG16(0x404)
  317. #define VR4122_BCURFCOUNTREG VR4122_REG16(0x406)
  318. #define VR4122_RAMSIZEREG VR4122_REG16(0x408)
  320. /* PCIU registers */
  322. #define VR4122_PCIMMAW1REG VR4122_REG32(0xc00)
  323. #define VR4122_PCIMMAW2REG VR4122_REG32(0xc04)
  324. #define VR4122_PCITAW1REG VR4122_REG32(0xc08)
  325. #define VR4122_PCITAW2REG VR4122_REG32(0xc0c)
  326. #define VR4122_PCIMIOAWREG VR4122_REG32(0xc10)
  327. #define VR4122_PCICONFDREG VR4122_REG32(0xc14)
  328. #define VR4122_PCICONFAREG VR4122_REG32(0xc18)
  329. #define VR4122_PCIMAILREG VR4122_REG32(0xc1c)
  330. #define VR4122_BUSERRADREG VR4122_REG32(0xc24)
  331. #define VR4122_INTCNTSTAREG VR4122_REG32(0xc28)
  332. #define VR4122_PCIEXACCREG VR4122_REG32(0xc2c)
  333. #define VR4122_PCIRECONTREG VR4122_REG32(0xc30)
  334. #define VR4122_PCIENREG VR4122_REG32(0xc34)
  335. #define VR4122_PCICLKSELREG VR4122_REG32(0xc38)
  336. #define VR4122_PCITRDYVREG VR4122_REG32(0xc3c)
  337. #define VR4122_PCICLKRUNREG VR4122_REG16(0xc60)
  339. #define VR4122_PCICLKSEL_DIV_1  0x2
  340. #define VR4122_PCICLKSEL_DIV_2  0x0
  341. #define VR4122_PCICLKSEL_DIV_4  0x1
  343. #define VR4122_PCICONFIGDONE 0x00000004 /* PCIENREG */
  344. #define VR4122_PCICLKRUN 0x0001 /* PCICLKRUNREG */
  345. #define VR4122_PCISTOPEN 0x8000 /* PCICLKRUNREG */
  346. #define VR4122_PCIIBA 0xFF000000 /* PCIM*AW*REG */
  347. #define VR4122_PCIMSK 0x000FE000 /* PCIM*AW*REG, PCITAWnREG */
  348. #define VR4122_PCIWINEN 0x00001000 /* PCIM*AW*REG, PCITAWnREG */
  349. #define VR4122_PCIPCIA 0x000000FF /* PCIM*AW*REG */
  350. #define VR4122_PCIITA 0x000007FF /* PCITAWnREG */
  352. /* PCI Config Registers */
  354. #define VR4122_PCICONF_IDENT VR4122_REG32(0xd00)
  355. #define VR4122_PCICONF_CMDSR VR4122_REG32(0xd04)
  356. #define VR4122_PCICONF_REVCLASS VR4122_REG32(0xd08)
  357. #define VR4122_PCICONF_CACHELAT VR4122_REG32(0xd0c)
  358. #define VR4122_PCICONF_MAILBA VR4122_REG32(0xd10)
  359. #define VR4122_PCICONF_PCIMBA1 VR4122_REG32(0xd14)
  360. #define VR4122_PCICONF_PCIMBA2 VR4122_REG32(0xd18)
  361. #define VR4122_PCICONF_PCIINT VR4122_REG32(0xd3c)
  362. #define VR4122_PCICONF_RETVAL VR4122_REG32(0xd40)
  364. /* DSIU registers */
  366. #define VR4122_DSIURB VR4122_REG8(0x820) /* SUILC7 = 0, read */
  367. #define VR4122_DSIUTH VR4122_REG8(0x820) /* SUILC7 = 0, write */
  368. #define VR4122_DSIUDLL VR4122_REG8(0x820) /* SUILC7 = 1 */
  369. #define VR4122_DSIUIE VR4122_REG8(0x821) /* SUILC7 = 0 */
  370. #define VR4122_DSIUDLM VR4122_REG8(0x821) /* SUILC7 = 1 */
  371. #define VR4122_DSIUIID VR4122_REG8(0x822) /* read */
  372. #define VR4122_DSIUFC VR4122_REG8(0x822) /* write */
  373. #define VR4122_DSIULC VR4122_REG8(0x823)
  374. #define VR4122_DSIUMC VR4122_REG8(0x824)
  375. #define VR4122_DSIULS VR4122_REG8(0x825)
  376. #define VR4122_DSIUMS VR4122_REG8(0x826)
  377. #define VR4122_DSIUSC VR4122_REG8(0x827)
  378. #define VR4122_DSIURESET VR4122_SIURESET /* Common with SIU */
  380. #define VR4122_DSIU_BASE VR4122_DSIURB
  381. #define VR4122_DSIU_DELTA 1
  382. #define VR4122_DSIU_XTAL 18432000 /* crystal input to 16550 */
  384. #define VR4122_DSIURST 0x0002 /* in SIURESET register */
  386. /* LED registers */
  388. #define VR4122_LEDHTSREG VR4122_REG16(0x180)
  389. #define VR4122_LEDLTSREG VR4122_REG16(0x182)
  390. #define VR4122_LEDCNTREG VR4122_REG16(0x188)
  391. #define VR4122_LEDASTCREG VR4122_REG16(0x18a)
  392. #define VR4122_LEDINTREG VR4122_REG16(0x18c)
  394. /* SIU registers */
  396. #define VR4122_SIURB VR4122_REG8(0x800) /* SUILC7 = 0, read */
  397. #define VR4122_SIUTH VR4122_REG8(0x800) /* SUILC7 = 0, write */
  398. #define VR4122_SIUDLL VR4122_REG8(0x800) /* SUILC7 = 1 */
  399. #define VR4122_SIUIE VR4122_REG8(0x801) /* SUILC7 = 0 */
  400. #define VR4122_SIUDLM VR4122_REG8(0x801) /* SUILC7 = 1 */
  401. #define VR4122_SIUIID VR4122_REG8(0x802) /* read */
  402. #define VR4122_SIUFC VR4122_REG8(0x802) /* write */
  403. #define VR4122_SIULC VR4122_REG8(0x803)
  404. #define VR4122_SIUMC VR4122_REG8(0x804)
  405. #define VR4122_SIULS VR4122_REG8(0x805)
  406. #define VR4122_SIUMS VR4122_REG8(0x806)
  407. #define VR4122_SIUSC VR4122_REG8(0x807)
  408. #define VR4122_SIUIRSEL VR4122_REG8(0x808)
  409. #define VR4122_SIURESET VR4122_REG8(0x809) /* common with DSIU */
  410. #define VR4122_SIUCSEL VR4122_REG8(0x80a)
  412. #define VR4122_SIU_BASE VR4122_SIURB
  413. #define VR4122_SIU_DELTA 1
  414. #define VR4122_SIU_XTAL 18432000 /* crystal input to 16550 */
  416. #define VR4122_SIURST 0x0001 /* in SIURESET register */
  418. /* CSI registers */
  420. #define VR4122_CSI_MODEREG VR4122_REG16(0x1a0)
  421. #define VR4122_CSI_CLKSELREG VR4122_REG16(0x1a1)
  422. #define VR4122_CSI_SIRBREG VR4122_REG16(0x1a2)
  423. #define VR4122_CSI_SOTBREG VR4122_REG16(0x1a4)
  424. #define VR4122_CSI_SIRBEREG VR4122_REG16(0x1a6)
  425. #define VR4122_CSI_SOTBFREG VR4122_REG16(0x1a8)
  426. #define VR4122_CSI_SIOREG VR4122_REG16(0x1aa)
  427. #define VR4122_CSI_CNTREG VR4122_REG16(0x1b0)
  428. #define VR4122_CSI_INTREG VR4122_REG16(0x1b2)
  429. #define VR4122_CSI_IFIFOVREG VR4122_REG16(0x1b4)
  430. #define VR4122_CSI_OFIFOVREG VR4122_REG16(0x1b6)
  431. #define VR4122_CSI_IFIFOREG VR4122_REG16(0x1b8)
  432. #define VR4122_CSI_OFIFOREG VR4122_REG16(0x1ba)
  433. #define VR4122_CSI_FIFOTRGREG VR4122_REG16(0x1bc)
  435. /* FIR registers - not included */
  437. /* Clock rate values for different settings of CLKSEL[2:0] pins/jumpers. */
  439. #define CPU_PCLOCK_RATE_111 200700000
  440. #define CPU_PCLOCK_RATE_110 180600000
  441. #define CPU_PCLOCK_RATE_101 164200000
  442. #define CPU_PCLOCK_RATE_100 150500000
  443. #define CPU_PCLOCK_RATE_011 129000000
  444. #define CPU_PCLOCK_RATE_010 100400000
  445. #define CPU_PCLOCK_RATE_001  90300000
  446. #define CPU_PCLOCK_RATE_000  78500000
  448. /* Miscellaneous */
  450. #define NUM_4122_TTY 2 /* SIU + DSIU */
  452. #ifdef __cplusplus
  453. }
  454. #endif
  456. #endif /* __INCnvr4122h */