开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
nvr4101.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：11k
源码类别：

VxWorks

开发平台：

C/C++

nvr4101.h：源码内容
  1. /* nvr4101.h - NEC NVR4101 header file */
  3. /* Copyright 1984-1997 Wind River Systems, Inc. */
  4. /*
  5. modification history
  6. --------------------
  7. 01a,11jun97,sru  written.
  8. */
  10. /*
  11. This file contains constants for the NEC V4R4101.  Register address
  12. definitions for the various subsystems are provided, and some (but
  13. not all) register field definitions are provided.
  14. */
  16. #ifndef __INCnvr4101h
  17. #define __INCnvr4101h
  19. #include "vxWorks.h"
  21. #ifdef __cplusplus
  22. extern "C" {
  23. #endif
  25. #define VR4101_ISA_IO8_BASE_ADRS    PHYS_TO_K1(0x16000000)
  26. #define VR4101_ISA_IO16_BASE_ADRS   PHYS_TO_K1(0x17000000)
  27. #define VR4101_ISA_MEM8_BASE_ADRS   PHYS_TO_K1(0x14000000)
  28. #define VR4101_ISA_MEM16_BASE_ADRS  PHYS_TO_K1(0x15000000)
  30. /* interrupt bits in the status register */
  32. #define VR4101_SR_ICU_INTERVAL_TIMER  (1 << 11)
  33. #define VR4101_SR_ICU_OTHER       (1 << 10)
  35. /* VR4101 register definitions. */
  37. #define VR4101_REG_BASE   (0x0b000000 | K1BASE)
  39. #ifdef _ASMLANGUAGE
  40. #define VR4101_ADRS(reg)   (VR4101_REG_BASE + (reg))
  41. #else
  42. #define VR4101_ADRS(reg)   ((volatile UINT16 *)(VR4101_REG_BASE + (reg)))
  43. #endif /* _ASMLANGUAGE */
  46. /* BCU registers */
  48. #define VR4101_BCUCNTREG VR4101_ADRS(0x00)
  49. #define VR4101_BCUBRREG VR4101_ADRS(0x02)
  50. #define VR4101_BCUBRCNTREG VR4101_ADRS(0x04)
  51. #define VR4101_BCUBCLREG VR4101_ADRS(0x06)
  52. #define VR4101_BCUBCLCNTREG VR4101_ADRS(0x08)
  53. #define VR4101_BCUSPEEDREG VR4101_ADRS(0x0a)
  54. #define VR4101_BCUERRSTREG VR4101_ADRS(0x0c)
  55. #define VR4101_BCUSRFCNT VR4101_ADRS(0x0e)
  56. #define VR4101_PREVIDREG VR4101_ADRS(0x10)
  58. /* BCUCNTREG bit definitions */
  60. #define VR4101_REF1K (1 << 7)
  61. #define VR4101_PAGEROM (1 << 6)
  62. #define VR4101_ROMWEN (1 << 5)
  63. #define VR4101_SRFSTAT (1 << 4)
  64. #define VR4101_BCPUREN (1 << 3)
  65. #define VR4101_RSTOUT (1 << 0)
  67. /* DMAAU registers */
  69. #define VR4101_PADDMAADRLREG VR4101_ADRS(0x20)
  70. #define VR4101_PADDMAADRHREG VR4101_ADRS(0x22)
  71. #define VR4101_SRXDMAADRLREG VR4101_ADRS(0x24)
  72. #define VR4101_SRXDMAADRHREG VR4101_ADRS(0x26)
  73. #define VR4101_STXDMAADRLREG VR4101_ADRS(0x28)
  74. #define VR4101_STXDMAADRHREG VR4101_ADRS(0x2a)
  75. #define VR4101_AUDIODMAADRLREG VR4101_ADRS(0x2c)
  76. #define VR4101_AUDIODMAADRHREG VR4101_ADRS(0x2e)
  77. #define VR4101_KEYDMAADRLREG VR4101_ADRS(0x30)
  78. #define VR4101_KEYDMAADRHREG VR4101_ADRS(0x32)
  80. /* DCU registers */
  82. #define VR4101_DMARSTREG VR4101_ADRS(0x40)
  83. #define VR4101_DMAIDLEREG VR4101_ADRS(0x42)
  84. #define VR4101_DMASENREG VR4101_ADRS(0x44)
  85. #define VR4101_DMAMSKREG VR4101_ADRS(0x46)
  86. #define VR4101_DMAREQREG VR4101_ADRS(0x48)
  88. /* DMA mask bit definitions */
  90. #define  VR4101_DMAMSKKIU (1 << 4)
  91. #define  VR4101_DMAMSKADU (1 << 3)
  92. #define  VR4101_DMAMSKSTX (1 << 2)
  93. #define  VR4101_DMAMSKSRX (1 << 1)
  94. #define  VR4101_DMAMSKPIU (1 << 0)
  96. /* CMU register */
  98. #define VR4101_CMUCLKMSK VR4101_ADRS(0x60)
  99. #define  VR4101_MSKRTC (1 << 6)
  100. #define  VR4101_MSKDSIU (1 << 5)
  101. #define  VR4101_MSKGIU (1 << 4)
  102. #define  VR4101_MSKKIU (1 << 3)
  103. #define  VR4101_MSKADU (1 << 2)
  104. #define  VR4101_MSKSIU (1 << 1)
  105. #define  VR4101_MSKPIU (1 << 0)
  107. /* ICU system and system mask registers */
  109. #define VR4101_ICU_SYSINTREG   VR4101_ADRS(0x80)
  110. #define VR4101_ICU_MSYSINTREG VR4101_ADRS(0x8c)
  111. #define  VR4101_DOZEPIUINTR (1 << 13)
  112. #define  VR4101_DOZEKIUINTR (1 << 12)
  113. #define  VR4101_SOFTINTR (1 << 11)
  114. #define  VR4101_WRBERRINTR (1 << 10)
  115. #define  VR4101_SIUINTR (1 << 9)
  116. #define  VR4101_GIUINTR (1 << 8)
  117. #define  VR4101_KIUINTR (1 << 7)
  118. #define  VR4101_ADUINTR (1 << 6)
  119. #define  VR4101_PIUINTR (1 << 5)
  120. #define  VR4101_PCMCIAINTR (1 << 4)
  121. #define  VR4101_ETIMERINTR (1 << 3)
  122. #define  VR4101_RTCLINTR (1 << 2)
  123. #define  VR4101_POWERINTR (1 << 1)
  124. #define  VR4101_BATINTR (1 << 0)
  126. /* ICU subsystem status and mask registers */
  128. #define VR4101_ICU_PIUINTREG VR4101_ADRS(0x82)
  129. #define VR4101_ICU_ADUINTREG VR4101_ADRS(0x84)
  130. #define VR4101_ICU_KIUINTREG VR4101_ADRS(0x86)
  131. #define VR4101_ICU_GIUINTREG VR4101_ADRS(0x88)
  132. #define VR4101_ICU_SIUINTREG VR4101_ADRS(0x8a)
  133. #define VR4101_ICU_MPIUINTREG VR4101_ADRS(0x8e)
  134. #define VR4101_ICU_MADUINTREG VR4101_ADRS(0x90)
  135. #define VR4101_ICU_MKIUINTREG VR4101_ADRS(0x92)
  136. #define VR4101_ICU_MGIUINTREG VR4101_ADRS(0x94)
  137. #define VR4101_ICU_MSIUINTREG VR4101_ADRS(0x96)
  138. #define VR4101_ICU_NMIREG VR4101_ADRS(0x98)
  139. #define VR4101_ICU_SOFTINTREG VR4101_ADRS(0x9a)
  141. /* ICU subsystem SIU mask register bit definitions */
  143. #define  VR4101_ICU_SIU_INTSER0 (1 << 13)
  144. #define  VR4101_ICU_SIU_INTSR0 (1 << 12)
  145. #define  VR4101_ICU_SIU_INTST0 (1 << 11)
  146. #define  VR4101_ICU_SIU_BR (1 << 10)
  147. #define  VR4101_ICU_SIU_FE (1 << 9)
  148. #define  VR4101_ICU_SIU_DCD (1 << 8)
  149. #define  VR4101_ICU_SIU_DSR (1 << 7)
  150. #define  VR4101_ICU_SIU_CTS (1 << 6)
  151. #define  VR4101_ICU_SIU_RXL (1 << 5)
  152. #define  VR4101_ICU_SIU_RXG (1 << 4)
  153. #define  VR4101_ICU_SIU_RXE (1 << 3)
  154. #define  VR4101_ICU_SIU_RXI (1 << 2)
  155. #define  VR4101_ICU_SIU_TXE (1 << 1)
  156. #define  VR4101_ICU_SIU_TXI (1 << 0)
  158. /* PMU registers */
  160. #define VR4101_PMUINTREG VR4101_ADRS(0xa0)
  161. #define VR4101_PMUCNTREG VR4101_ADRS(0xa2)
  162. #define   VR4101_HALTIMERRST (1 << 2)
  164. /* RTC registers */
  166. #define VR4101_ETIMELREG VR4101_ADRS(0xc4)
  167. #define VR4101_ETIMEMREG VR4101_ADRS(0xc6)
  168. #define VR4101_ETIMEHREG VR4101_ADRS(0xc8)
  169. #define VR4101_ECMPHREG VR4101_ADRS(0xca)
  170. #define VR4101_ECMPLREG VR4101_ADRS(0xcc)
  171. #define VR4101_ECMPMREG VR4101_ADRS(0xce)
  172. #define VR4101_RTCLLREG VR4101_ADRS(0xd0)
  173. #define VR4101_RTCLHREG VR4101_ADRS(0xd2)
  174. #define VR4101_RTCLCNTLREG VR4101_ADRS(0xd4)
  175. #define VR4101_RTCLCNTHREG VR4101_ADRS(0xd6)
  176. #define VR4101_TCLKCNTLREG VR4101_ADRS(0xd8)
  177. #define VR4101_TCLKCNTHREG VR4101_ADRS(0xda)
  178. #define VR4101_RTCINTREG VR4101_ADRS(0xdc)
  179. #define  VR4101_RTC_RTCINTR0 (1 << 0)
  180. #define  VR4101_RTC_RTCINTR1 (1 << 1)
  182. /* DSU registers */
  184. #define VR4101_DSUCNTREG VR4101_ADRS(0xe0)
  185. #define VR4101_DSUSETREG VR4101_ADRS(0xe2)
  186. #define VR4101_DSUCLRREG VR4101_ADRS(0xe4)
  187. #define VR4101_DSUTIMREG VR4101_ADRS(0xe6)
  188. #define VR4101_DSULOADREG VR4101_ADRS(0xe8)
  190. /* GIU registers */
  192. #define VR4101_GOUTENREG VR4101_ADRS(0x100)
  193. #define VR4101_GPOTDATREG VR4101_ADRS(0x102)
  194. #define VR4101_GINTSTREG VR4101_ADRS(0x104)
  195. #define VR4101_GINTENREG VR4101_ADRS(0x106)
  196. #define VR4101_GCINTSREG VR4101_ADRS(0x108)
  197. #define VR4101_GLINTSREG VR4101_ADRS(0x10a)
  199. /* The general-purpose I/O pins (GPIO) are enabled and controlled
  200.    via identically placed bits in the GIU registers and some of the 
  201.    ICU registers. This set of pin masks can be used with whichever 
  202.    registers contain GPIO pin configuration. */
  204. #define  VR4101_GPIO_PIN_12 (1 << 12)
  205. #define  VR4101_GPIO_PIN_11 (1 << 11)
  206. #define  VR4101_GPIO_PIN_10 (1 << 10)
  207. #define  VR4101_GPIO_PIN_9 (1 << 9)
  208. #define  VR4101_GPIO_PIN_8 (1 << 8)
  209. #define  VR4101_GPIO_PIN_7 (1 << 7)
  210. #define  VR4101_GPIO_PIN_6 (1 << 6)
  211. #define  VR4101_GPIO_PIN_5 (1 << 5)
  212. #define  VR4101_GPIO_PIN_4 (1 << 4)
  213. #define  VR4101_GPIO_PIN_3 (1 << 3)
  214. #define  VR4101_GPIO_PIN_2 (1 << 2)
  215. #define  VR4101_GPIO_PIN_1 (1 << 1)
  216. #define  VR4101_GPIO_PIN_0 (1 << 0)
  218. /* PIU registers */
  220. #define VR4101_PIUDATAREG VR4101_ADRS(0x120)
  221. #define VR4101_PIUCNTREG VR4101_ADRS(0x122)
  222. #define VR4101_PIUINTREG VR4101_ADRS(0x124)
  223. #define VR4101_PIUSIVLREG VR4101_ADRS(0x126)
  224. #define VR4101_PIUSTBLREG VR4101_ADRS(0x128)
  225. #define VR4101_PIUCMDREG VR4101_ADRS(0x12a)
  226. #define VR4101_PIUCIVLREG VR4101_ADRS(0x13e)
  228. /* SIU registers */
  230. #define VR4101_SIURXDATREG VR4101_ADRS(0x140)
  231. #define VR4101_SIUTXDATREG VR4101_ADRS(0x142)
  232. #define VR4101_SIUCNTREG VR4101_ADRS(0x144)
  233. #define VR4101_SIUDLENGTHREG VR4101_ADRS(0x146)
  234. #define VR4101_SIUINTREG VR4101_ADRS(0x148)
  235. #define VR4101_SIURS232CREG VR4101_ADRS(0x14a)
  236. #define VR4101_SIUBAUDSELREG VR4101_ADRS(0x14c)
  238. /* VR4101_SIUCNTREG definitions */
  240. #define VR4101_SIU_RSP (1 << 12)
  241. #define VR4101_SIU_TSP (1 << 11)
  242. #define VR4101_SIU_RVD (1 << 9)
  243. #define VR4101_SIU_TST (1 << 8)
  244. #define VR4101_SIU_TVD (1 << 7)
  245. #define VR4101_SIU_RSE (1 << 6)
  246. #define VR4101_SIU_IME (1 << 5)
  247. #define VR4101_SIU_IRDA_MODE (1 << 3)
  248. #define VR4101_SIU_RS232_MODE (0 << 3)
  249. #define VR4101_SIU_RXE (1 << 2)
  250. #define VR4101_SIU_TXE (1 << 1)
  251. #define VR4101_SIU_SRST (1 << 0)
  253. /* VR4101_SIUDLENGTHREG definitions */
  255. #define  VR4101_SIU_STOP_BITS_1 (0 << 8)
  256. #define  VR4101_SIU_STOP_BITS_2 (1 << 8)
  257. #define  VR4101_SIU_TX_CHAR_WIDTH_SHIFT (0)
  258. #define  VR4101_SIU_RX_CHAR_WIDTH_SHIFT (4)
  260. /* VR4101_SIURS232CREG definitions */
  261. #define  VR4101_SIU_DTR (1 << 1)
  262. #define  VR4101_SIU_RTS (1 << 0)
  264. /* AIU registers */
  266. #define VR4101_AIUDATREG VR4101_ADRS(0x162)
  267. #define VR4101_AIURESETREG VR4101_ADRS(0x164)
  268. #define VR4101_AIUMODEREG VR4101_ADRS(0x166)
  269. #define VR4101_AIUSEQENREG VR4101_ADRS(0x168)
  270. #define VR4101_AIUMUTEREG VR4101_ADRS(0x16a)
  271. #define VR4101_AIUSTATREG VR4101_ADRS(0x16c)
  272. #define VR4101_AIUSTPPAGEREG VR4101_ADRS(0x16e)
  273. #define VR4101_AIUVALIDREG VR4101_ADRS(0x170)
  274. #define VR4101_AIUINTRREG VR4101_ADRS(0x172)
  275. #define VR4101_AIUCOUNT0REG VR4101_ADRS(0x174)
  276. #define VR4101_AIUCOUNT1REG VR4101_ADRS(0x176)
  277. #define VR4101_AIUREPNUMREG VR4101_ADRS(0x178)
  278. #define VR4101_AIUBUSENREG VR4101_ADRS(0x17a)
  280. /* KIU registers */
  282. #define VR4101_KIUDATREG VR4101_ADRS(0x180)
  283. #define VR4101_KIUASCANREG VR4101_ADRS(0x184)
  284. #define VR4101_KIUASTOPREG VR4101_ADRS(0x186)
  285. #define VR4101_KIUSCANREG VR4101_ADRS(0x188)
  286. #define VR4101_KIUSTOPREG VR4101_ADRS(0x18a)
  287. #define VR4101_KIUSAPREG VR4101_ADRS(0x18c)
  288. #define VR4101_KIUSCANSREG VR4101_ADRS(0x18e)
  289. #define VR4101_KIUWKSREG VR4101_ADRS(0x190)
  290. #define VR4101_KIUWKIREG VR4101_ADRS(0x192)
  291. #define VR4101_KIUSRNREG VR4101_ADRS(0x194)
  292. #define VR4101_KIUINTREG VR4101_ADRS(0x196)
  293. #define VR4101_KIURSTREG VR4101_ADRS(0x198)
  294. #define VR4101_KIUENREG VR4101_ADRS(0x19a)
  295. #define VR4101_DOZEKEYINTREG VR4101_ADRS(0x19c)
  296. #define VR4101_EVVOLREG VR4101_ADRS(0x19e)
  298. /* Debug SIU registers */
  300. #define VR4101_ASIM00REG VR4101_ADRS(0x1a4)
  301. #define VR4101_ASIM01REG VR4101_ADRS(0x1a6)
  302. #define VR4101_RXB0RREG VR4101_ADRS(0x1a8)
  303. #define VR4101_RXB0LREG VR4101_ADRS(0x1aa)
  304. #define VR4101_RXS0RREG VR4101_ADRS(0x1ac)
  305. #define VR4101_TXS0LREG VR4101_ADRS(0x1ae)
  306. #define VR4101_ASIS0REG VR4101_ADRS(0x1b0)
  307. #define VR4101_INTR0REG VR4101_ADRS(0x1b2)
  308. #define VR4101_BPRM0REG VR4101_ADRS(0x1b6)
  309. #define VR4101_DSIURESETREG VR4101_ADRS(0x1b8)
  311. /* DSIU subsystem DSIURESETREG bit definitions */
  313. #define VR4101_DSIURST (1 << 0)
  315. /* DSIU subsystem ASIM00REG register bit definitions */
  317. #define VR4101_ASIM00REG_RESERVED  (1 << 7)
  318. #define VR4101_RXE0    (1 << 6)
  319. #define VR4101_DSIU_PAR_SHIFT    4
  320. #define VR4101_DSIU_PAR_EVEN    (3 << VR4101_DSIU_PAR_SHIFT)
  321. #define VR4101_DSIU_PAR_ODD    (2 << VR4101_DSIU_PAR_SHIFT)
  322. #define VR4101_DSIU_PAR_ZERO    (1 << VR4101_DSIU_PAR_SHIFT)
  323. #define VR4101_DSIU_PAR_EXTEND    (0 << VR4101_DSIU_PAR_SHIFT)
  324. #define VR4101_DSIU_CHARLEN_8    (1 << 3)
  325. #define VR4101_DSIU_CHARLEN_7    (0 << 3)
  326. #define VR4101_DSIU_STOPBITS_2    (1 << 2)
  327. #define VR4101_DSIU_STOPBITS_1    (1 << 2)
  329. /* DSIU subsystem BPRM0REG register bit definitions */
  331. #define VR4101_BRCE0    (1 << 7)
  333. /* DSIU subsystem INTR0REG register bit definitions */
  335. #define VR4101_INTSER0    (1 << 2)
  336. #define VR4101_INTSR0    (1 << 1)
  337. #define VR4101_INTST0    (1 << 0)
  339. /* DSIU subsystem ASIS0REG register bit definitions */
  341. #define VR4101_SOT0    (1 << 7)
  342. #define VR4101_PE0    (1 << 2)
  343. #define VR4101_FE0    (1 << 1)
  344. #define VR4101_OVE0    (1 << 0)
  346. #ifdef __cplusplus
  347. }
  348. #endif
  350. #endif /* __INCnvr4101h */