开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
frcEagle02.c
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：4k
源码类别：

VxWorks

开发平台：

C/C++

frcEagle02.c：源码内容
  1. /* frcEagle02.c - Force Eagle-02 module library */
  3. /* Copyright 1984-1996 Wind River Systems, Inc. */
  4. #include "copyright_wrs.h"
  6. /*
  7. modification history
  8. --------------------
  9. 01c,24jun96,wlf  doc: cleanup.
  10. 01b,20oct92,caf  changed sysEagle01Init() to sysEagleInit(), made it NOMANUAL.
  11.  initialized *FGA_ICRLOCAL6.
  12. 01a,16jul92,caf  created.
  13. */
  15. /*
  16. DESCRIPTION
  17. This library contains routines to manipulate the Force EAGLE-02
  18. module.  This library addresses initialization plus the LANCE Ethernet
  19. function of the EAGLE-02.
  20. */
  22. /* includes */
  24. #include "drv/multi/fc68165.h"
  26. /* globals */
  28. FC68165 *stIOC= (FC68165 *) FRC40_E002_IOC_BASE_ADRS;
  30. /*******************************************************************************
  31. *
  32. * sysEagleInit - initialize the Force EAGLE-02 module hardware
  33. *
  34. * This routine initializes the Force EAGLE-02 module hardware.
  35. *
  36. * RETURNS: N/A
  37. */
  39. void sysEagleInit (void)
  40.     {
  41.     /* Do FC68165 init - IOC and FLASH set by FGA002 Boot Software */
  43.     stIOC->cs_range [FRC40_E002_IOCCS_VSB1] = FRC40_E002_VSB1_BASE_ADRS   |
  44. FRC40_E002_VSB1_SIZE     |
  45. IOC_CSRNG_FLXI     |
  46. IOC_CSRNG_SELCODE_SUPRONLY  |
  47. IOC_CSRNG_CACHEINHIB;
  49.     stIOC->cs_range [FRC40_E002_IOCCS_CSR] = FRC40_E002_CSR_BASE_ADRS    |
  50. FRC40_E002_CSR_SIZE     |
  51. IOC_CSRNG_FLXI     |
  52. IOC_CSRNG_SELCODE_SUPRONLY  |
  53. IOC_CSRNG_CACHEINHIB;
  55.     stIOC->cs_range [FRC40_E002_IOCCS_VSB2] = FRC40_E002_VSB2_BASE_ADRS   |
  56. FRC40_E002_VSB2_SIZE     |
  57. IOC_CSRNG_FLXI     |
  58. IOC_CSRNG_SELCODE_SUPRONLY  |
  59. IOC_CSRNG_CACHEINHIB;
  61.     stIOC->cs_range [FRC40_E002_IOCCS_SRAM] = FRC40_E002_SRAM_BASE_ADRS   |
  62. FRC40_E002_SRAM_SIZE     |
  63. IOC_CSRNG_FLXI     |
  64. IOC_CSRNG_SELCODE_SUPRONLY  |
  65. IOC_CSRNG_CACHEINHIB;
  67.     stIOC->cs_range [FRC40_E002_IOCCS_LANCE] = FRC40_E002_LANCE_BASE_ADRS  |
  68. FRC40_E002_LANCE_SIZE     |
  69. IOC_CSRNG_FLXI     |
  70. IOC_CSRNG_SELCODE_SUPRONLY  |
  71. IOC_CSRNG_CACHEINHIB;
  73.     stIOC->cs_config [FRC40_E002_IOCCS_VSB1] = IOC_CSCFG_FLXI_SCS     |
  74. IOC_CSCFG_FLXI_SBS     |
  75. IOC_CSCFG_FLXI_BRDA     |
  76. IOC_CSCFG_FLXI_BRDE     |
  77. IOC_CSCFG_FLXI_WAITS_15     |
  78. IOC_CSCFG_FLXI_STROBE_WORD  |
  79. IOC_CSCFG_FLXI_DSACK_NONE;
  81.     stIOC->cs_config [FRC40_E002_IOCCS_CSR] = IOC_CSCFG_FLXI_SCS     |
  82. IOC_CSCFG_FLXI_SBS     |
  83. IOC_CSCFG_FLXI_BRDA     |
  84. IOC_CSCFG_FLXI_BRDE     |
  85. IOC_CSCFG_FLXI_WAITS_15     |
  86. IOC_CSCFG_FLXI_STROBE_WORD  |
  87. IOC_CSCFG_FLXI_DSACK_NONE;
  89.     stIOC->cs_config [FRC40_E002_IOCCS_VSB2] = IOC_CSCFG_FLXI_SCS     |
  90. IOC_CSCFG_FLXI_SBS     |
  91. IOC_CSCFG_FLXI_BRDA     |
  92. IOC_CSCFG_FLXI_BRDE     |
  93. IOC_CSCFG_FLXI_WAITS_15     |
  94. IOC_CSCFG_FLXI_STROBE_WORD  |
  95. IOC_CSCFG_FLXI_DSACK_NONE;
  97.     stIOC->cs_config [FRC40_E002_IOCCS_SRAM] = IOC_CSCFG_FLXI_SCS     |
  98. IOC_CSCFG_FLXI_SBS     |
  99. IOC_CSCFG_FLXI_BRDA     |
  100. IOC_CSCFG_FLXI_BRDE     |
  101. IOC_CSCFG_FLXI_WAITS_15     |
  102. IOC_CSCFG_FLXI_STROBE_WORD  |
  103. IOC_CSCFG_FLXI_DSACK_NONE;
  105.     stIOC->cs_config [FRC40_E002_IOCCS_LANCE] = IOC_CSCFG_FLXI_SCS     |
  106. IOC_CSCFG_FLXI_SBS     |
  107. IOC_CSCFG_FLXI_BRDA     |
  108. IOC_CSCFG_FLXI_BRDE     |
  109. IOC_CSCFG_FLXI_WAITS_15     |
  110. IOC_CSCFG_FLXI_STROBE_WORD  |
  111. IOC_CSCFG_FLXI_DSACK_NONE;
  113.     /* extended interrupt control registers */
  115.     *FGA_ICRLOCAL1 = INT_LVL_VSB | FGA_ICR_ACTIVITY;
  116.     *FGA_ICRLOCAL6 = NULL;
  117.     *FGA_ICRLOCAL7 = INT_LVL_LANCE;
  118.     }
  120. /*******************************************************************************
  121. *
  122. * sysLanIntEnable - enable a LAN interrupt level
  123. *
  124. * This routine enables interrupts for the on-board LAN chip at a specified
  125. * level.  LAN interrupts are controlled by the FGA-002 chip.
  126. *
  127. * RETURNS: OK, always.
  128. *
  129. * SEE ALSO: sysLanIntDisable()
  130. */
  132. STATUS sysLanIntEnable
  133.     (
  134.     int intLevel        /* interrupt level to enable */
  135.     )
  136.     {
  137.     /* unmask local LANCE interrupt */
  139.     *FGA_ICRLOCAL7 |= FGA_ICR_ENABLE;
  141.     return (OK);
  142.     }
  144. /*******************************************************************************
  145. *
  146. * sysLanIntDisable - disable a LAN interrupt level
  147. *
  148. * This routine disables a specified interrupt level for the on-board LAN chip.
  149. * LAN interrupts are controlled by the FGA-002 chip.
  150. *
  151. * RETURNS: OK, always.
  152. *
  153. * SEE ALSO: sysLanIntEnable()
  154. */
  156. STATUS sysLanIntDisable (void)
  158.     {
  159.     /* mask LANCE interrupt */
  161.     *FGA_ICRLOCAL7 &= ~FGA_ICR_ENABLE;
  163.     return (OK);
  164.     }