DEFAULT.LIB
上传用户:hpy2008
上传日期:2008-06-23
资源大小:2967k
文件大小:3k
源码类别:

多国语言处理

开发平台:

Windows_Unix

  1. * AD620 SPICE Macro-model               10/95, Rev. B
  2. *                                       ARG / ADSC
  3. *
  4. * Revision History:
  5. *     Rev. B
  6. * Added V2,V3,V12,V13 and D3,D4,D15,D16 to clamp inputs to Q3,Q4 to
  7. * prevent output phase reversal.
  8. *
  9. *
  10. * Copyright 1990 by Analog Devices, Inc.
  11. *
  12. * Refer to "README.DOC" file for License Statement. Use of this model
  13. * indicates your acceptance with the terms and provisions in the License
  14. * Statement.
  15. *
  16. * Node assignments
  17. *                 non-inverting input
  18. *                 |  inverting input
  19. *                 |  |  positive supply
  20. *                 |  |  |  negative supply
  21. *                 |  |  |  |  output
  22. *                 |  |  |  |  |  ref
  23. *                 |  |  |  |  |  |  rg1
  24. *                 |  |  |  |  |  |  |  rg2
  25. *                 |  |  |  |  |  |  |  |
  26. .SUBCKT AD620     1  2  99 50 46 20 7  8
  27. *
  28. * INPUT STAGE
  29. *
  30. I1   7    50   5.0005E-6
  31. I2   8    50   5.0005E-6
  32. IOS  3    4    0.15E-9
  33. VIOS 21   3    15E-6
  34. CCM  3    4    2E-12
  35. CD1  3    0    2E-12
  36. CD2  4    0    2E-12
  37. Q1   5    4    7    QN1
  38. Q2   6    21   8    QN1
  39. D1   7    4    DX
  40. D2   8    21   DX
  41. R1   1    3    400
  42. R2   2    4    400
  43. R3   99   5    100E3
  44. R4   99   6    100E3
  45. R5   7    9    24.7E3
  46. R6   8    10   24.7E3
  47. E1   9    46   (11,5) 375E6
  48. E2   10   46   (11,6) 375E6
  49. V1   99   11   0.5
  50. RV1  99   11   1E3
  51. CC1  5    9    4E-12
  52. CC2  6    10   4E-12
  53. *
  54. * DIFFERENCE AMPLIFIER AND POLE AT 1MHZ
  55. *
  56. I3   18   50   5E-6
  57. R7   99   12   19.099E3
  58. R8   99   15   19.099E3
  59. R9   14   18   8.754E3
  60. R10  17   18   8.754E3
  61. R11  9    13   10E3
  62. R12  13   46   10E3
  63. Q3   12   13   14   QN2
  64. Q4   15   16   17   QN2
  65. R13  19   16   10E3
  66. R14  16   20   10E3
  67. C1   12   15   2.083E-12
  68. EOOS 19   10   POLY(1) (38,98) 200E-6 31.623
  69. EREF 98   0    POLY(2) (99,0) (50,0) 0 0.5 0.5
  70. D3 13 51 DX
  71. D4 16 52 DX
  72. V2 99 51 0.7
  73. V3 99 52 0.7
  74. D15 53 13 DX
  75. D16 54 16 DX
  76. V12 53 50 0.7
  77. V13 54 50 0.7
  78. *
  79. * GAIN STAGE AND DOMINANT POLE AT 0.667HZ
  80. *
  81. R16  25   98   57.296E9
  82. C2   25   98   4.167E-12
  83. G1   98   25   (12,15) 52.360E-6
  84. V6   99   26   1.53
  85. V7   27   50   1.33
  86. D7   25   26   DX
  87. D8   27   25   DX
  88. *
  89. * POLE AT 10MHZ
  90. *
  91. R17  40   98   1
  92. C3   40   98   15.916E-9
  93. G2   98   40   (25,98) 1
  94. *
  95. * COMMON MODE STAGE WITH ZERO AT 100HZ
  96. *
  97. E3   36   98   POLY(2) (1,98) (2,98) 0 0.5 0.5
  98. R18  36   38   1E6
  99. R19  38   98   1
  100. C5   36   38   1.592E-9
  101. *
  102. * OUTPUT STAGE
  103. *
  104. GSY  99   50   POLY(1) (99,50) 0.7725E-3 3.125E-6
  105. RO1  99   45   250
  106. RO2  45   50   250
  107. L1   45   46   1E-6
  108. GO1  45   99   (99,40) 4E-3
  109. GO2  50   45   (40,50) 4E-3
  110. GC1  43   50   (40,45) 4E-3
  111. GC2  44   50   (45,40) 4E-3
  112. F1   45   0    V4 1
  113. F2   0    45   V5 1
  114. V4   41   45   1.65
  115. V5   45   42   1.65
  116. D9   50   43   DY
  117. D10  50   44   DY
  118. D11  99   43   DX
  119. D12  99   44   DX
  120. D13  40   41   DX
  121. D14  42   40   DX
  122. *
  123. * MODELS USED
  124. *
  125. .MODEL DX D(IS=1E-12)
  126. .MODEL DY D(IS=1E-12 BV=50)
  127. .MODEL QN1 NPN(BF=10E3 KF=0.7E-15 AF=1)
  128. .MODEL QN2 NPN(BF=250 KF=0.5E-14 AF=1)
  129. .ENDS AD620