FM1702SL读卡器整板PCB.DRC
上传用户:guangya188
上传日期:2019-10-26
资源大小:4644k
文件大小:2k
源码类别:

RFID编程

开发平台:

C/C++

  1. Protel Design System Design Rule Check
  2. PCB File : 读卡器制作dxp读卡器整版PCBFM1702SL读卡器整板PCB.PCBDOC
  3. Date     : 2009/1/12
  4. Time     : 12:47:10
  5. Processing Rule : Width Constraint (Min=0.254mm) (Max=1.5mm) (Preferred=0.9mm) (InNet('RFDVDD'))
  6. Rule Violations :0
  7. Processing Rule : Width Constraint (Min=0.254mm) (Max=1.5mm) (Preferred=1.1mm) (InNet('RFDVSS'))
  8. Rule Violations :0
  9. Processing Rule : Width Constraint (Min=0.254mm) (Max=1.5mm) (Preferred=1.1mm) (InNet('RFAVSS'))
  10. Rule Violations :0
  11. Processing Rule : Width Constraint (Min=0.254mm) (Max=1.5mm) (Preferred=0.9mm) (InNet('RFAVDD'))
  12. Rule Violations :0
  13. Processing Rule : Width Constraint (Min=0.254mm) (Max=1.5mm) (Preferred=0.9mm) (InNet('VCC'))
  14. Rule Violations :0
  15. Processing Rule : Width Constraint (Min=0.254mm) (Max=1.5mm) (Preferred=1.1mm) (InNet('GND'))
  16. Rule Violations :0
  17. Processing Rule : Width Constraint (Min=0.254mm) (Max=1.5mm) (Preferred=0.9mm) (InNet('+5'))
  18. Rule Violations :0
  19. Processing Rule : Short-Circuit Constraint (Allowed=No) (All),(All)
  20. Rule Violations :0
  21. Processing Rule : Broken-Net Constraint ( (All) )
  22. Rule Violations :0
  23. Processing Rule : Clearance Constraint (Gap=0.254mm) (All),(All)
  24. Rule Violations :0
  25. Processing Rule : Width Constraint (Min=0.254mm) (Max=1.5mm) (Preferred=0.7mm) (All)
  26. Rule Violations :0
  27. Processing Rule : Height Constraint (Min=0mm) (Max=25.4mm) (Prefered=12.7mm) (All)
  28. Rule Violations :0
  29. Processing Rule : Hole Size Constraint (Min=0.0254mm) (Max=2.54mm) (All)
  30.    Violation         Pad Free-0(201.295mm,73.787mm)  Multi-Layer  Actual Hole Size = 3.2mm
  31.    Violation         Pad JP3-2(142.875mm,61.849mm)  Multi-Layer  Actual Hole Size = 0mm
  32. Rule Violations :2
  33. Violations Detected : 2
  34. Time Elapsed        : 00:00:01