开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 磁盘/存储 > SCSI/ASPI > 查看源码
prev_cmp_cpu.tan.qmsg
资源名称：115157712RISC8.rar　[点击查看]
上传用户：bltddc
上传日期：2020-07-09
资源大小：4428k
文件大小：57k
源码类别：

SCSI/ASPI

开发平台：

VHDL

prev_cmp_cpu.tan.qmsg：源码内容
  1. { "Info" "IQEXE_SEPARATOR" "" "Info: *******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "" 0 -1}
  2. { "Info" "IQEXE_START_BANNER_PRODUCT" "Classic Timing Analyzer Quartus II " "Info: Running Quartus II Classic Timing Analyzer" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 9.0 Build 132 02/25/2009 SJ Full Version " "Info: Version 9.0 Build 132 02/25/2009 SJ Full Version" {  } {  } 0 0 "%1!s!" 0 0 "" 0 -1} { "Info" "IQEXE_START_BANNER_TIME" "Mon Mar 08 21:52:30 2010 " "Info: Processing started: Mon Mar 08 21:52:30 2010" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "" 0 -1}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "" 0 -1}
  3. { "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_tan --read_settings_files=off --write_settings_files=off cpu -c cpu --timing_analysis_only " "Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off cpu -c cpu --timing_analysis_only" {  } {  } 0 0 "Command: %1!s!" 0 0 "" 0 -1}
  4. { "Info" "IQCU_PARALLEL_AUTODETECT_MULTIPLE_PROCESSORS" "2 2 " "Info: Parallel compilation is enabled and will use 2 of the 2 processors detected" {  } {  } 0 0 "Parallel compilation is enabled and will use %1!i! of the %2!i! processors detected" 0 0 "" 0 -1}
  5. { "Warning" "WTAN_NO_CLOCKS" "" "Warning: Found pins functioning as undefined clocks and/or memory enables" { { "Info" "ITAN_NODE_MAP_TO_CLK" "clk " "Info: Assuming node "clk" is an undefined clock" {  } { { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 24 -1 0 } } { "f:/altera/90/quartus/bin/Assignment Editor.qase" "" { Assignment "f:/altera/90/quartus/bin/Assignment Editor.qase" 1 { { 0 "clk" } } } }  } 0 0 "Assuming node "%1!s!" is an undefined clock" 0 0 "" 0 -1}  } {  } 0 0 "Found pins functioning as undefined clocks and/or memory enables" 0 0 "" 0 -1}
  6. { "Info" "ITDB_FULL_CLOCK_REG_RESULT" "clk register inst[4] register inst[0] 105.11 MHz 9.514 ns Internal " "Info: Clock "clk" has Internal fmax of 105.11 MHz between source register "inst[4]" and destination register "inst[0]" (period= 9.514 ns)" { { "Info" "ITDB_FULL_DATA_PATH_RESULT" "9.330 ns + Longest register register " "Info: + Longest register to register delay is 9.330 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns inst[4] 1 REG LCFF_X18_Y17_N23 14 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X18_Y17_N23; Fanout = 14; REG Node = 'inst[4]'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "" { inst[4] } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.390 ns) + CELL(0.357 ns) 0.747 ns fileaddr[0]~9 2 COMB LCCOMB_X19_Y17_N28 129 " "Info: 2: + IC(0.390 ns) + CELL(0.357 ns) = 0.747 ns; Loc. = LCCOMB_X19_Y17_N28; Fanout = 129; COMB Node = 'fileaddr[0]~9'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.747 ns" { inst[4] fileaddr[0]~9 } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 154 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(1.021 ns) + CELL(0.272 ns) 2.040 ns regs:regs|dram:dram|mem~1045 3 COMB LCCOMB_X22_Y13_N0 1 " "Info: 3: + IC(1.021 ns) + CELL(0.272 ns) = 2.040 ns; Loc. = LCCOMB_X22_Y13_N0; Fanout = 1; COMB Node = 'regs:regs|dram:dram|mem~1045'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "1.293 ns" { fileaddr[0]~9 regs:regs|dram:dram|mem~1045 } "NODE_NAME" } } { "dram.v" "" { Text "F:/altera/90/quartus/115157712RISC8/dram.v" 65 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.884 ns) + CELL(0.053 ns) 2.977 ns regs:regs|dram:dram|mem~1049 4 COMB LCCOMB_X17_Y16_N8 1 " "Info: 4: + IC(0.884 ns) + CELL(0.053 ns) = 2.977 ns; Loc. = LCCOMB_X17_Y16_N8; Fanout = 1; COMB Node = 'regs:regs|dram:dram|mem~1049'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.937 ns" { regs:regs|dram:dram|mem~1045 regs:regs|dram:dram|mem~1049 } "NODE_NAME" } } { "dram.v" "" { Text "F:/altera/90/quartus/115157712RISC8/dram.v" 65 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.650 ns) + CELL(0.272 ns) 3.899 ns regs:regs|dram:dram|mem~1061 5 COMB LCCOMB_X17_Y19_N28 1 " "Info: 5: + IC(0.650 ns) + CELL(0.272 ns) = 3.899 ns; Loc. = LCCOMB_X17_Y19_N28; Fanout = 1; COMB Node = 'regs:regs|dram:dram|mem~1061'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.922 ns" { regs:regs|dram:dram|mem~1049 regs:regs|dram:dram|mem~1061 } "NODE_NAME" } } { "dram.v" "" { Text "F:/altera/90/quartus/115157712RISC8/dram.v" 65 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.720 ns) + CELL(0.225 ns) 4.844 ns sbus[7]~50 6 COMB LCCOMB_X23_Y19_N0 2 " "Info: 6: + IC(0.720 ns) + CELL(0.225 ns) = 4.844 ns; Loc. = LCCOMB_X23_Y19_N0; Fanout = 2; COMB Node = 'sbus[7]~50'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.945 ns" { regs:regs|dram:dram|mem~1061 sbus[7]~50 } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 203 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.218 ns) + CELL(0.053 ns) 5.115 ns Mux8~0 7 COMB LCCOMB_X23_Y19_N12 5 " "Info: 7: + IC(0.218 ns) + CELL(0.053 ns) = 5.115 ns; Loc. = LCCOMB_X23_Y19_N12; Fanout = 5; COMB Node = 'Mux8~0'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.271 ns" { sbus[7]~50 Mux8~0 } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 558 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.593 ns) + CELL(0.491 ns) 6.199 ns alu:alu|Add0~29 8 COMB LCCOMB_X23_Y18_N14 1 " "Info: 8: + IC(0.593 ns) + CELL(0.491 ns) = 6.199 ns; Loc. = LCCOMB_X23_Y18_N14; Fanout = 1; COMB Node = 'alu:alu|Add0~29'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "1.084 ns" { Mux8~0 alu:alu|Add0~29 } "NODE_NAME" } } { "alu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/alu.v" 58 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.628 ns) + CELL(0.053 ns) 6.880 ns alu:alu|Mux1~1 9 COMB LCCOMB_X22_Y17_N26 1 " "Info: 9: + IC(0.628 ns) + CELL(0.053 ns) = 6.880 ns; Loc. = LCCOMB_X22_Y17_N26; Fanout = 1; COMB Node = 'alu:alu|Mux1~1'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.681 ns" { alu:alu|Add0~29 alu:alu|Mux1~1 } "NODE_NAME" } } { "alu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/alu.v" 57 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.265 ns) + CELL(0.366 ns) 7.511 ns alu:alu|Mux1~3 10 COMB LCCOMB_X22_Y17_N10 78 " "Info: 10: + IC(0.265 ns) + CELL(0.366 ns) = 7.511 ns; Loc. = LCCOMB_X22_Y17_N10; Fanout = 78; COMB Node = 'alu:alu|Mux1~3'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.631 ns" { alu:alu|Mux1~1 alu:alu|Mux1~3 } "NODE_NAME" } } { "alu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/alu.v" 57 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.262 ns) + CELL(0.357 ns) 8.130 ns alu:alu|Equal0~0DUPLICATE 11 COMB LCCOMB_X22_Y17_N14 1 " "Info: 11: + IC(0.262 ns) + CELL(0.357 ns) = 8.130 ns; Loc. = LCCOMB_X22_Y17_N14; Fanout = 1; COMB Node = 'alu:alu|Equal0~0DUPLICATE'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.619 ns" { alu:alu|Mux1~3 alu:alu|Equal0~0DUPLICATE } "NODE_NAME" } } { "alu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/alu.v" 72 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.206 ns) + CELL(0.053 ns) 8.389 ns inst[9]~36 12 COMB LCCOMB_X22_Y17_N28 12 " "Info: 12: + IC(0.206 ns) + CELL(0.053 ns) = 8.389 ns; Loc. = LCCOMB_X22_Y17_N28; Fanout = 12; COMB Node = 'inst[9]~36'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.259 ns" { alu:alu|Equal0~0DUPLICATE inst[9]~36 } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.544 ns) + CELL(0.397 ns) 9.330 ns inst[0] 13 REG LCFF_X18_Y17_N13 17 " "Info: 13: + IC(0.544 ns) + CELL(0.397 ns) = 9.330 ns; Loc. = LCFF_X18_Y17_N13; Fanout = 17; REG Node = 'inst[0]'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.941 ns" { inst[9]~36 inst[0] } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "2.949 ns ( 31.61 % ) " "Info: Total cell delay = 2.949 ns ( 31.61 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "6.381 ns ( 68.39 % ) " "Info: Total interconnect delay = 6.381 ns ( 68.39 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "9.330 ns" { inst[4] fileaddr[0]~9 regs:regs|dram:dram|mem~1045 regs:regs|dram:dram|mem~1049 regs:regs|dram:dram|mem~1061 sbus[7]~50 Mux8~0 alu:alu|Add0~29 alu:alu|Mux1~1 alu:alu|Mux1~3 alu:alu|Equal0~0DUPLICATE inst[9]~36 inst[0] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "9.330 ns" { inst[4] {} fileaddr[0]~9 {} regs:regs|dram:dram|mem~1045 {} regs:regs|dram:dram|mem~1049 {} regs:regs|dram:dram|mem~1061 {} sbus[7]~50 {} Mux8~0 {} alu:alu|Add0~29 {} alu:alu|Mux1~1 {} alu:alu|Mux1~3 {} alu:alu|Equal0~0DUPLICATE {} inst[9]~36 {} inst[0] {} } { 0.000ns 0.390ns 1.021ns 0.884ns 0.650ns 0.720ns 0.218ns 0.593ns 0.628ns 0.265ns 0.262ns 0.206ns 0.544ns } { 0.000ns 0.357ns 0.272ns 0.053ns 0.272ns 0.225ns 0.053ns 0.491ns 0.053ns 0.366ns 0.357ns 0.053ns 0.397ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_CLOCK_SKEW_RESULT" "0.000 ns - Smallest " "Info: - Smallest clock skew is 0.000 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "clk destination 2.456 ns + Shortest register " "Info: + Shortest clock path from clock "clk" to destination register is 2.456 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.854 ns) 0.854 ns clk 1 CLK PIN_N20 1 " "Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "" { clk } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.343 ns) + CELL(0.000 ns) 1.197 ns clk~clkctrl 2 COMB CLKCTRL_G3 660 " "Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 660; COMB Node = 'clk~clkctrl'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.343 ns" { clk clk~clkctrl } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.641 ns) + CELL(0.618 ns) 2.456 ns inst[0] 3 REG LCFF_X18_Y17_N13 17 " "Info: 3: + IC(0.641 ns) + CELL(0.618 ns) = 2.456 ns; Loc. = LCFF_X18_Y17_N13; Fanout = 17; REG Node = 'inst[0]'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "1.259 ns" { clk~clkctrl inst[0] } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.472 ns ( 59.93 % ) " "Info: Total cell delay = 1.472 ns ( 59.93 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "0.984 ns ( 40.07 % ) " "Info: Total interconnect delay = 0.984 ns ( 40.07 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "2.456 ns" { clk clk~clkctrl inst[0] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "2.456 ns" { clk {} clk~combout {} clk~clkctrl {} inst[0] {} } { 0.000ns 0.000ns 0.343ns 0.641ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "clk source 2.456 ns - Longest register " "Info: - Longest clock path from clock "clk" to source register is 2.456 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.854 ns) 0.854 ns clk 1 CLK PIN_N20 1 " "Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "" { clk } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.343 ns) + CELL(0.000 ns) 1.197 ns clk~clkctrl 2 COMB CLKCTRL_G3 660 " "Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 660; COMB Node = 'clk~clkctrl'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.343 ns" { clk clk~clkctrl } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.641 ns) + CELL(0.618 ns) 2.456 ns inst[4] 3 REG LCFF_X18_Y17_N23 14 " "Info: 3: + IC(0.641 ns) + CELL(0.618 ns) = 2.456 ns; Loc. = LCFF_X18_Y17_N23; Fanout = 14; REG Node = 'inst[4]'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "1.259 ns" { clk~clkctrl inst[4] } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.472 ns ( 59.93 % ) " "Info: Total cell delay = 1.472 ns ( 59.93 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "0.984 ns ( 40.07 % ) " "Info: Total interconnect delay = 0.984 ns ( 40.07 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "2.456 ns" { clk clk~clkctrl inst[4] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "2.456 ns" { clk {} clk~combout {} clk~clkctrl {} inst[4] {} } { 0.000ns 0.000ns 0.343ns 0.641ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0 -1}  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "2.456 ns" { clk clk~clkctrl inst[0] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "2.456 ns" { clk {} clk~combout {} clk~clkctrl {} inst[0] {} } { 0.000ns 0.000ns 0.343ns 0.641ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } } { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "2.456 ns" { clk clk~clkctrl inst[4] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "2.456 ns" { clk {} clk~combout {} clk~clkctrl {} inst[4] {} } { 0.000ns 0.000ns 0.343ns 0.641ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } }  } 0 0 "%2!c! %3!s! clock skew is %1!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_TCO_DELAY" "0.094 ns + " "Info: + Micro clock to output delay of source is 0.094 ns" {  } { { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%2!c! Micro clock to output delay of source is %1!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_TSU_DELAY" "0.090 ns + " "Info: + Micro setup delay of destination is 0.090 ns" {  } { { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%2!c! Micro setup delay of destination is %1!s!" 0 0 "" 0 -1}  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "9.330 ns" { inst[4] fileaddr[0]~9 regs:regs|dram:dram|mem~1045 regs:regs|dram:dram|mem~1049 regs:regs|dram:dram|mem~1061 sbus[7]~50 Mux8~0 alu:alu|Add0~29 alu:alu|Mux1~1 alu:alu|Mux1~3 alu:alu|Equal0~0DUPLICATE inst[9]~36 inst[0] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "9.330 ns" { inst[4] {} fileaddr[0]~9 {} regs:regs|dram:dram|mem~1045 {} regs:regs|dram:dram|mem~1049 {} regs:regs|dram:dram|mem~1061 {} sbus[7]~50 {} Mux8~0 {} alu:alu|Add0~29 {} alu:alu|Mux1~1 {} alu:alu|Mux1~3 {} alu:alu|Equal0~0DUPLICATE {} inst[9]~36 {} inst[0] {} } { 0.000ns 0.390ns 1.021ns 0.884ns 0.650ns 0.720ns 0.218ns 0.593ns 0.628ns 0.265ns 0.262ns 0.206ns 0.544ns } { 0.000ns 0.357ns 0.272ns 0.053ns 0.272ns 0.225ns 0.053ns 0.491ns 0.053ns 0.366ns 0.357ns 0.053ns 0.397ns } "" } } { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "2.456 ns" { clk clk~clkctrl inst[0] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "2.456 ns" { clk {} clk~combout {} clk~clkctrl {} inst[0] {} } { 0.000ns 0.000ns 0.343ns 0.641ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } } { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "2.456 ns" { clk clk~clkctrl inst[4] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "2.456 ns" { clk {} clk~combout {} clk~clkctrl {} inst[4] {} } { 0.000ns 0.000ns 0.343ns 0.641ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } }  } 0 0 "Clock "%1!s!" has %8!s! fmax of %6!s! between source %2!s! "%3!s!" and destination %4!s! "%5!s!" (period= %7!s!)" 0 0 "" 0 -1}
  7. { "Info" "ITDB_TSU_RESULT" "inst[0] expdin[7] clk 9.458 ns register " "Info: tsu for register "inst[0]" (data pin = "expdin[7]", clock pin = "clk") is 9.458 ns" { { "Info" "ITDB_FULL_DATA_PATH_RESULT" "11.824 ns + Longest pin register " "Info: + Longest pin to register delay is 11.824 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.857 ns) 0.857 ns expdin[7] 1 PIN PIN_AB7 1 " "Info: 1: + IC(0.000 ns) + CELL(0.857 ns) = 0.857 ns; Loc. = PIN_AB7; Fanout = 1; PIN Node = 'expdin[7]'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "" { expdin[7] } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 37 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(5.000 ns) + CELL(0.378 ns) 6.235 ns sbus[7]~49 2 COMB LCCOMB_X18_Y16_N16 1 " "Info: 2: + IC(5.000 ns) + CELL(0.378 ns) = 6.235 ns; Loc. = LCCOMB_X18_Y16_N16; Fanout = 1; COMB Node = 'sbus[7]~49'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "5.378 ns" { expdin[7] sbus[7]~49 } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 203 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.875 ns) + CELL(0.228 ns) 7.338 ns sbus[7]~50 3 COMB LCCOMB_X23_Y19_N0 2 " "Info: 3: + IC(0.875 ns) + CELL(0.228 ns) = 7.338 ns; Loc. = LCCOMB_X23_Y19_N0; Fanout = 2; COMB Node = 'sbus[7]~50'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "1.103 ns" { sbus[7]~49 sbus[7]~50 } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 203 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.218 ns) + CELL(0.053 ns) 7.609 ns Mux8~0 4 COMB LCCOMB_X23_Y19_N12 5 " "Info: 4: + IC(0.218 ns) + CELL(0.053 ns) = 7.609 ns; Loc. = LCCOMB_X23_Y19_N12; Fanout = 5; COMB Node = 'Mux8~0'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.271 ns" { sbus[7]~50 Mux8~0 } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 558 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.593 ns) + CELL(0.491 ns) 8.693 ns alu:alu|Add0~29 5 COMB LCCOMB_X23_Y18_N14 1 " "Info: 5: + IC(0.593 ns) + CELL(0.491 ns) = 8.693 ns; Loc. = LCCOMB_X23_Y18_N14; Fanout = 1; COMB Node = 'alu:alu|Add0~29'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "1.084 ns" { Mux8~0 alu:alu|Add0~29 } "NODE_NAME" } } { "alu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/alu.v" 58 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.628 ns) + CELL(0.053 ns) 9.374 ns alu:alu|Mux1~1 6 COMB LCCOMB_X22_Y17_N26 1 " "Info: 6: + IC(0.628 ns) + CELL(0.053 ns) = 9.374 ns; Loc. = LCCOMB_X22_Y17_N26; Fanout = 1; COMB Node = 'alu:alu|Mux1~1'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.681 ns" { alu:alu|Add0~29 alu:alu|Mux1~1 } "NODE_NAME" } } { "alu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/alu.v" 57 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.265 ns) + CELL(0.366 ns) 10.005 ns alu:alu|Mux1~3 7 COMB LCCOMB_X22_Y17_N10 78 " "Info: 7: + IC(0.265 ns) + CELL(0.366 ns) = 10.005 ns; Loc. = LCCOMB_X22_Y17_N10; Fanout = 78; COMB Node = 'alu:alu|Mux1~3'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.631 ns" { alu:alu|Mux1~1 alu:alu|Mux1~3 } "NODE_NAME" } } { "alu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/alu.v" 57 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.262 ns) + CELL(0.357 ns) 10.624 ns alu:alu|Equal0~0DUPLICATE 8 COMB LCCOMB_X22_Y17_N14 1 " "Info: 8: + IC(0.262 ns) + CELL(0.357 ns) = 10.624 ns; Loc. = LCCOMB_X22_Y17_N14; Fanout = 1; COMB Node = 'alu:alu|Equal0~0DUPLICATE'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.619 ns" { alu:alu|Mux1~3 alu:alu|Equal0~0DUPLICATE } "NODE_NAME" } } { "alu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/alu.v" 72 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.206 ns) + CELL(0.053 ns) 10.883 ns inst[9]~36 9 COMB LCCOMB_X22_Y17_N28 12 " "Info: 9: + IC(0.206 ns) + CELL(0.053 ns) = 10.883 ns; Loc. = LCCOMB_X22_Y17_N28; Fanout = 12; COMB Node = 'inst[9]~36'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.259 ns" { alu:alu|Equal0~0DUPLICATE inst[9]~36 } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.544 ns) + CELL(0.397 ns) 11.824 ns inst[0] 10 REG LCFF_X18_Y17_N13 17 " "Info: 10: + IC(0.544 ns) + CELL(0.397 ns) = 11.824 ns; Loc. = LCFF_X18_Y17_N13; Fanout = 17; REG Node = 'inst[0]'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.941 ns" { inst[9]~36 inst[0] } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "3.233 ns ( 27.34 % ) " "Info: Total cell delay = 3.233 ns ( 27.34 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "8.591 ns ( 72.66 % ) " "Info: Total interconnect delay = 8.591 ns ( 72.66 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "11.824 ns" { expdin[7] sbus[7]~49 sbus[7]~50 Mux8~0 alu:alu|Add0~29 alu:alu|Mux1~1 alu:alu|Mux1~3 alu:alu|Equal0~0DUPLICATE inst[9]~36 inst[0] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "11.824 ns" { expdin[7] {} expdin[7]~combout {} sbus[7]~49 {} sbus[7]~50 {} Mux8~0 {} alu:alu|Add0~29 {} alu:alu|Mux1~1 {} alu:alu|Mux1~3 {} alu:alu|Equal0~0DUPLICATE {} inst[9]~36 {} inst[0] {} } { 0.000ns 0.000ns 5.000ns 0.875ns 0.218ns 0.593ns 0.628ns 0.265ns 0.262ns 0.206ns 0.544ns } { 0.000ns 0.857ns 0.378ns 0.228ns 0.053ns 0.491ns 0.053ns 0.366ns 0.357ns 0.053ns 0.397ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_TSU_DELAY" "0.090 ns + " "Info: + Micro setup delay of destination is 0.090 ns" {  } { { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%2!c! Micro setup delay of destination is %1!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "clk destination 2.456 ns - Shortest register " "Info: - Shortest clock path from clock "clk" to destination register is 2.456 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.854 ns) 0.854 ns clk 1 CLK PIN_N20 1 " "Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "" { clk } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.343 ns) + CELL(0.000 ns) 1.197 ns clk~clkctrl 2 COMB CLKCTRL_G3 660 " "Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 660; COMB Node = 'clk~clkctrl'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.343 ns" { clk clk~clkctrl } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.641 ns) + CELL(0.618 ns) 2.456 ns inst[0] 3 REG LCFF_X18_Y17_N13 17 " "Info: 3: + IC(0.641 ns) + CELL(0.618 ns) = 2.456 ns; Loc. = LCFF_X18_Y17_N13; Fanout = 17; REG Node = 'inst[0]'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "1.259 ns" { clk~clkctrl inst[0] } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.472 ns ( 59.93 % ) " "Info: Total cell delay = 1.472 ns ( 59.93 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "0.984 ns ( 40.07 % ) " "Info: Total interconnect delay = 0.984 ns ( 40.07 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "2.456 ns" { clk clk~clkctrl inst[0] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "2.456 ns" { clk {} clk~combout {} clk~clkctrl {} inst[0] {} } { 0.000ns 0.000ns 0.343ns 0.641ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0 -1}  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "11.824 ns" { expdin[7] sbus[7]~49 sbus[7]~50 Mux8~0 alu:alu|Add0~29 alu:alu|Mux1~1 alu:alu|Mux1~3 alu:alu|Equal0~0DUPLICATE inst[9]~36 inst[0] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "11.824 ns" { expdin[7] {} expdin[7]~combout {} sbus[7]~49 {} sbus[7]~50 {} Mux8~0 {} alu:alu|Add0~29 {} alu:alu|Mux1~1 {} alu:alu|Mux1~3 {} alu:alu|Equal0~0DUPLICATE {} inst[9]~36 {} inst[0] {} } { 0.000ns 0.000ns 5.000ns 0.875ns 0.218ns 0.593ns 0.628ns 0.265ns 0.262ns 0.206ns 0.544ns } { 0.000ns 0.857ns 0.378ns 0.228ns 0.053ns 0.491ns 0.053ns 0.366ns 0.357ns 0.053ns 0.397ns } "" } } { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "2.456 ns" { clk clk~clkctrl inst[0] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "2.456 ns" { clk {} clk~combout {} clk~clkctrl {} inst[0] {} } { 0.000ns 0.000ns 0.343ns 0.641ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } }  } 0 0 "tsu for %5!s! "%1!s!" (data pin = "%2!s!", clock pin = "%3!s!") is %4!s!" 0 0 "" 0 -1}
  8. { "Info" "ITDB_FULL_TCO_RESULT" "clk expdout[7] inst[4] 14.716 ns register " "Info: tco from clock "clk" to destination pin "expdout[7]" through register "inst[4]" is 14.716 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "clk source 2.456 ns + Longest register " "Info: + Longest clock path from clock "clk" to source register is 2.456 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.854 ns) 0.854 ns clk 1 CLK PIN_N20 1 " "Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "" { clk } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.343 ns) + CELL(0.000 ns) 1.197 ns clk~clkctrl 2 COMB CLKCTRL_G3 660 " "Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 660; COMB Node = 'clk~clkctrl'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.343 ns" { clk clk~clkctrl } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.641 ns) + CELL(0.618 ns) 2.456 ns inst[4] 3 REG LCFF_X18_Y17_N23 14 " "Info: 3: + IC(0.641 ns) + CELL(0.618 ns) = 2.456 ns; Loc. = LCFF_X18_Y17_N23; Fanout = 14; REG Node = 'inst[4]'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "1.259 ns" { clk~clkctrl inst[4] } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.472 ns ( 59.93 % ) " "Info: Total cell delay = 1.472 ns ( 59.93 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "0.984 ns ( 40.07 % ) " "Info: Total interconnect delay = 0.984 ns ( 40.07 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "2.456 ns" { clk clk~clkctrl inst[4] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "2.456 ns" { clk {} clk~combout {} clk~clkctrl {} inst[4] {} } { 0.000ns 0.000ns 0.343ns 0.641ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_TCO_DELAY" "0.094 ns + " "Info: + Micro clock to output delay of source is 0.094 ns" {  } { { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%2!c! Micro clock to output delay of source is %1!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_DATA_PATH_RESULT" "12.166 ns + Longest register pin " "Info: + Longest register to pin delay is 12.166 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns inst[4] 1 REG LCFF_X18_Y17_N23 14 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X18_Y17_N23; Fanout = 14; REG Node = 'inst[4]'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "" { inst[4] } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.390 ns) + CELL(0.357 ns) 0.747 ns fileaddr[0]~9 2 COMB LCCOMB_X19_Y17_N28 129 " "Info: 2: + IC(0.390 ns) + CELL(0.357 ns) = 0.747 ns; Loc. = LCCOMB_X19_Y17_N28; Fanout = 129; COMB Node = 'fileaddr[0]~9'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.747 ns" { inst[4] fileaddr[0]~9 } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 154 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(1.021 ns) + CELL(0.272 ns) 2.040 ns regs:regs|dram:dram|mem~1045 3 COMB LCCOMB_X22_Y13_N0 1 " "Info: 3: + IC(1.021 ns) + CELL(0.272 ns) = 2.040 ns; Loc. = LCCOMB_X22_Y13_N0; Fanout = 1; COMB Node = 'regs:regs|dram:dram|mem~1045'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "1.293 ns" { fileaddr[0]~9 regs:regs|dram:dram|mem~1045 } "NODE_NAME" } } { "dram.v" "" { Text "F:/altera/90/quartus/115157712RISC8/dram.v" 65 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.884 ns) + CELL(0.053 ns) 2.977 ns regs:regs|dram:dram|mem~1049 4 COMB LCCOMB_X17_Y16_N8 1 " "Info: 4: + IC(0.884 ns) + CELL(0.053 ns) = 2.977 ns; Loc. = LCCOMB_X17_Y16_N8; Fanout = 1; COMB Node = 'regs:regs|dram:dram|mem~1049'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.937 ns" { regs:regs|dram:dram|mem~1045 regs:regs|dram:dram|mem~1049 } "NODE_NAME" } } { "dram.v" "" { Text "F:/altera/90/quartus/115157712RISC8/dram.v" 65 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.650 ns) + CELL(0.272 ns) 3.899 ns regs:regs|dram:dram|mem~1061 5 COMB LCCOMB_X17_Y19_N28 1 " "Info: 5: + IC(0.650 ns) + CELL(0.272 ns) = 3.899 ns; Loc. = LCCOMB_X17_Y19_N28; Fanout = 1; COMB Node = 'regs:regs|dram:dram|mem~1061'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.922 ns" { regs:regs|dram:dram|mem~1049 regs:regs|dram:dram|mem~1061 } "NODE_NAME" } } { "dram.v" "" { Text "F:/altera/90/quartus/115157712RISC8/dram.v" 65 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.720 ns) + CELL(0.225 ns) 4.844 ns sbus[7]~50 6 COMB LCCOMB_X23_Y19_N0 2 " "Info: 6: + IC(0.720 ns) + CELL(0.225 ns) = 4.844 ns; Loc. = LCCOMB_X23_Y19_N0; Fanout = 2; COMB Node = 'sbus[7]~50'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.945 ns" { regs:regs|dram:dram|mem~1061 sbus[7]~50 } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 203 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.218 ns) + CELL(0.053 ns) 5.115 ns Mux8~0 7 COMB LCCOMB_X23_Y19_N12 5 " "Info: 7: + IC(0.218 ns) + CELL(0.053 ns) = 5.115 ns; Loc. = LCCOMB_X23_Y19_N12; Fanout = 5; COMB Node = 'Mux8~0'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.271 ns" { sbus[7]~50 Mux8~0 } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 558 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.593 ns) + CELL(0.491 ns) 6.199 ns alu:alu|Add0~29 8 COMB LCCOMB_X23_Y18_N14 1 " "Info: 8: + IC(0.593 ns) + CELL(0.491 ns) = 6.199 ns; Loc. = LCCOMB_X23_Y18_N14; Fanout = 1; COMB Node = 'alu:alu|Add0~29'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "1.084 ns" { Mux8~0 alu:alu|Add0~29 } "NODE_NAME" } } { "alu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/alu.v" 58 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.628 ns) + CELL(0.053 ns) 6.880 ns alu:alu|Mux1~1 9 COMB LCCOMB_X22_Y17_N26 1 " "Info: 9: + IC(0.628 ns) + CELL(0.053 ns) = 6.880 ns; Loc. = LCCOMB_X22_Y17_N26; Fanout = 1; COMB Node = 'alu:alu|Mux1~1'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.681 ns" { alu:alu|Add0~29 alu:alu|Mux1~1 } "NODE_NAME" } } { "alu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/alu.v" 57 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.265 ns) + CELL(0.366 ns) 7.511 ns alu:alu|Mux1~3 10 COMB LCCOMB_X22_Y17_N10 78 " "Info: 10: + IC(0.265 ns) + CELL(0.366 ns) = 7.511 ns; Loc. = LCCOMB_X22_Y17_N10; Fanout = 78; COMB Node = 'alu:alu|Mux1~3'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.631 ns" { alu:alu|Mux1~1 alu:alu|Mux1~3 } "NODE_NAME" } } { "alu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/alu.v" 57 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(2.609 ns) + CELL(2.046 ns) 12.166 ns expdout[7] 11 PIN PIN_AA10 0 " "Info: 11: + IC(2.609 ns) + CELL(2.046 ns) = 12.166 ns; Loc. = PIN_AA10; Fanout = 0; PIN Node = 'expdout[7]'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "4.655 ns" { alu:alu|Mux1~3 expdout[7] } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 38 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "4.188 ns ( 34.42 % ) " "Info: Total cell delay = 4.188 ns ( 34.42 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "7.978 ns ( 65.58 % ) " "Info: Total interconnect delay = 7.978 ns ( 65.58 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "12.166 ns" { inst[4] fileaddr[0]~9 regs:regs|dram:dram|mem~1045 regs:regs|dram:dram|mem~1049 regs:regs|dram:dram|mem~1061 sbus[7]~50 Mux8~0 alu:alu|Add0~29 alu:alu|Mux1~1 alu:alu|Mux1~3 expdout[7] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "12.166 ns" { inst[4] {} fileaddr[0]~9 {} regs:regs|dram:dram|mem~1045 {} regs:regs|dram:dram|mem~1049 {} regs:regs|dram:dram|mem~1061 {} sbus[7]~50 {} Mux8~0 {} alu:alu|Add0~29 {} alu:alu|Mux1~1 {} alu:alu|Mux1~3 {} expdout[7] {} } { 0.000ns 0.390ns 1.021ns 0.884ns 0.650ns 0.720ns 0.218ns 0.593ns 0.628ns 0.265ns 2.609ns } { 0.000ns 0.357ns 0.272ns 0.053ns 0.272ns 0.225ns 0.053ns 0.491ns 0.053ns 0.366ns 2.046ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0 -1}  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "2.456 ns" { clk clk~clkctrl inst[4] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "2.456 ns" { clk {} clk~combout {} clk~clkctrl {} inst[4] {} } { 0.000ns 0.000ns 0.343ns 0.641ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } } { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "12.166 ns" { inst[4] fileaddr[0]~9 regs:regs|dram:dram|mem~1045 regs:regs|dram:dram|mem~1049 regs:regs|dram:dram|mem~1061 sbus[7]~50 Mux8~0 alu:alu|Add0~29 alu:alu|Mux1~1 alu:alu|Mux1~3 expdout[7] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "12.166 ns" { inst[4] {} fileaddr[0]~9 {} regs:regs|dram:dram|mem~1045 {} regs:regs|dram:dram|mem~1049 {} regs:regs|dram:dram|mem~1061 {} sbus[7]~50 {} Mux8~0 {} alu:alu|Add0~29 {} alu:alu|Mux1~1 {} alu:alu|Mux1~3 {} expdout[7] {} } { 0.000ns 0.390ns 1.021ns 0.884ns 0.650ns 0.720ns 0.218ns 0.593ns 0.628ns 0.265ns 2.609ns } { 0.000ns 0.357ns 0.272ns 0.053ns 0.272ns 0.225ns 0.053ns 0.491ns 0.053ns 0.366ns 2.046ns } "" } }  } 0 0 "tco from clock "%1!s!" to destination pin "%2!s!" through %5!s! "%3!s!" is %4!s!" 0 0 "" 0 -1}
  9. { "Info" "ITDB_FULL_TPD_RESULT" "expdin[7] expdout[7] 14.660 ns Longest " "Info: Longest tpd from source pin "expdin[7]" to destination pin "expdout[7]" is 14.660 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.857 ns) 0.857 ns expdin[7] 1 PIN PIN_AB7 1 " "Info: 1: + IC(0.000 ns) + CELL(0.857 ns) = 0.857 ns; Loc. = PIN_AB7; Fanout = 1; PIN Node = 'expdin[7]'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "" { expdin[7] } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 37 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(5.000 ns) + CELL(0.378 ns) 6.235 ns sbus[7]~49 2 COMB LCCOMB_X18_Y16_N16 1 " "Info: 2: + IC(5.000 ns) + CELL(0.378 ns) = 6.235 ns; Loc. = LCCOMB_X18_Y16_N16; Fanout = 1; COMB Node = 'sbus[7]~49'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "5.378 ns" { expdin[7] sbus[7]~49 } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 203 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.875 ns) + CELL(0.228 ns) 7.338 ns sbus[7]~50 3 COMB LCCOMB_X23_Y19_N0 2 " "Info: 3: + IC(0.875 ns) + CELL(0.228 ns) = 7.338 ns; Loc. = LCCOMB_X23_Y19_N0; Fanout = 2; COMB Node = 'sbus[7]~50'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "1.103 ns" { sbus[7]~49 sbus[7]~50 } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 203 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.218 ns) + CELL(0.053 ns) 7.609 ns Mux8~0 4 COMB LCCOMB_X23_Y19_N12 5 " "Info: 4: + IC(0.218 ns) + CELL(0.053 ns) = 7.609 ns; Loc. = LCCOMB_X23_Y19_N12; Fanout = 5; COMB Node = 'Mux8~0'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.271 ns" { sbus[7]~50 Mux8~0 } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 558 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.593 ns) + CELL(0.491 ns) 8.693 ns alu:alu|Add0~29 5 COMB LCCOMB_X23_Y18_N14 1 " "Info: 5: + IC(0.593 ns) + CELL(0.491 ns) = 8.693 ns; Loc. = LCCOMB_X23_Y18_N14; Fanout = 1; COMB Node = 'alu:alu|Add0~29'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "1.084 ns" { Mux8~0 alu:alu|Add0~29 } "NODE_NAME" } } { "alu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/alu.v" 58 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.628 ns) + CELL(0.053 ns) 9.374 ns alu:alu|Mux1~1 6 COMB LCCOMB_X22_Y17_N26 1 " "Info: 6: + IC(0.628 ns) + CELL(0.053 ns) = 9.374 ns; Loc. = LCCOMB_X22_Y17_N26; Fanout = 1; COMB Node = 'alu:alu|Mux1~1'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.681 ns" { alu:alu|Add0~29 alu:alu|Mux1~1 } "NODE_NAME" } } { "alu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/alu.v" 57 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.265 ns) + CELL(0.366 ns) 10.005 ns alu:alu|Mux1~3 7 COMB LCCOMB_X22_Y17_N10 78 " "Info: 7: + IC(0.265 ns) + CELL(0.366 ns) = 10.005 ns; Loc. = LCCOMB_X22_Y17_N10; Fanout = 78; COMB Node = 'alu:alu|Mux1~3'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.631 ns" { alu:alu|Mux1~1 alu:alu|Mux1~3 } "NODE_NAME" } } { "alu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/alu.v" 57 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(2.609 ns) + CELL(2.046 ns) 14.660 ns expdout[7] 8 PIN PIN_AA10 0 " "Info: 8: + IC(2.609 ns) + CELL(2.046 ns) = 14.660 ns; Loc. = PIN_AA10; Fanout = 0; PIN Node = 'expdout[7]'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "4.655 ns" { alu:alu|Mux1~3 expdout[7] } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 38 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "4.472 ns ( 30.50 % ) " "Info: Total cell delay = 4.472 ns ( 30.50 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "10.188 ns ( 69.50 % ) " "Info: Total interconnect delay = 10.188 ns ( 69.50 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "14.660 ns" { expdin[7] sbus[7]~49 sbus[7]~50 Mux8~0 alu:alu|Add0~29 alu:alu|Mux1~1 alu:alu|Mux1~3 expdout[7] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "14.660 ns" { expdin[7] {} expdin[7]~combout {} sbus[7]~49 {} sbus[7]~50 {} Mux8~0 {} alu:alu|Add0~29 {} alu:alu|Mux1~1 {} alu:alu|Mux1~3 {} expdout[7] {} } { 0.000ns 0.000ns 5.000ns 0.875ns 0.218ns 0.593ns 0.628ns 0.265ns 2.609ns } { 0.000ns 0.857ns 0.378ns 0.228ns 0.053ns 0.491ns 0.053ns 0.366ns 2.046ns } "" } }  } 0 0 "%4!s! tpd from source pin "%1!s!" to destination pin "%2!s!" is %3!s!" 0 0 "" 0 -1}
  10. { "Info" "ITDB_TH_RESULT" "inst[6] pdata[6] clk -2.416 ns register " "Info: th for register "inst[6]" (data pin = "pdata[6]", clock pin = "clk") is -2.416 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "clk destination 2.473 ns + Longest register " "Info: + Longest clock path from clock "clk" to destination register is 2.473 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.854 ns) 0.854 ns clk 1 CLK PIN_N20 1 " "Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "" { clk } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.343 ns) + CELL(0.000 ns) 1.197 ns clk~clkctrl 2 COMB CLKCTRL_G3 660 " "Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 660; COMB Node = 'clk~clkctrl'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "0.343 ns" { clk clk~clkctrl } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.658 ns) + CELL(0.618 ns) 2.473 ns inst[6] 3 REG LCFF_X23_Y17_N3 34 " "Info: 3: + IC(0.658 ns) + CELL(0.618 ns) = 2.473 ns; Loc. = LCFF_X23_Y17_N3; Fanout = 34; REG Node = 'inst[6]'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "1.276 ns" { clk~clkctrl inst[6] } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.472 ns ( 59.52 % ) " "Info: Total cell delay = 1.472 ns ( 59.52 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "1.001 ns ( 40.48 % ) " "Info: Total interconnect delay = 1.001 ns ( 40.48 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "2.473 ns" { clk clk~clkctrl inst[6] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "2.473 ns" { clk {} clk~combout {} clk~clkctrl {} inst[6] {} } { 0.000ns 0.000ns 0.343ns 0.658ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_TH_DELAY" "0.149 ns + " "Info: + Micro hold delay of destination is 0.149 ns" {  } { { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%2!c! Micro hold delay of destination is %1!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_DATA_PATH_RESULT" "5.038 ns - Shortest pin register " "Info: - Shortest pin to register delay is 5.038 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.780 ns) 0.780 ns pdata[6] 1 PIN PIN_L7 1 " "Info: 1: + IC(0.000 ns) + CELL(0.780 ns) = 0.780 ns; Loc. = PIN_L7; Fanout = 1; PIN Node = 'pdata[6]'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "" { pdata[6] } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 29 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(3.949 ns) + CELL(0.309 ns) 5.038 ns inst[6] 2 REG LCFF_X23_Y17_N3 34 " "Info: 2: + IC(3.949 ns) + CELL(0.309 ns) = 5.038 ns; Loc. = LCFF_X23_Y17_N3; Fanout = 34; REG Node = 'inst[6]'" {  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "4.258 ns" { pdata[6] inst[6] } "NODE_NAME" } } { "cpu.v" "" { Text "F:/altera/90/quartus/115157712RISC8/cpu.v" 511 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.089 ns ( 21.62 % ) " "Info: Total cell delay = 1.089 ns ( 21.62 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "3.949 ns ( 78.38 % ) " "Info: Total interconnect delay = 3.949 ns ( 78.38 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "5.038 ns" { pdata[6] inst[6] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "5.038 ns" { pdata[6] {} pdata[6]~combout {} inst[6] {} } { 0.000ns 0.000ns 3.949ns } { 0.000ns 0.780ns 0.309ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0 -1}  } { { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "2.473 ns" { clk clk~clkctrl inst[6] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "2.473 ns" { clk {} clk~combout {} clk~clkctrl {} inst[6] {} } { 0.000ns 0.000ns 0.343ns 0.658ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } } { "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "f:/altera/90/quartus/bin/TimingClosureFloorplan.fld" "" "5.038 ns" { pdata[6] inst[6] } "NODE_NAME" } } { "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "f:/altera/90/quartus/bin/Technology_Viewer.qrui" "5.038 ns" { pdata[6] {} pdata[6]~combout {} inst[6] {} } { 0.000ns 0.000ns 3.949ns } { 0.000ns 0.780ns 0.309ns } "" } }  } 0 0 "th for %5!s! "%1!s!" (data pin = "%2!s!", clock pin = "%3!s!") is %4!s!" 0 0 "" 0 -1}
  11. { "Info" "IQEXE_ERROR_COUNT" "Classic Timing Analyzer 0 s 1  Quartus II " "Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "148 " "Info: Peak virtual memory: 148 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "" 0 -1} { "Info" "IQEXE_END_BANNER_TIME" "Mon Mar 08 21:52:32 2010 " "Info: Processing ended: Mon Mar 08 21:52:32 2010" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "" 0 -1} { "Info" "IQEXE_ELAPSED_TIME" "00:00:02 " "Info: Elapsed time: 00:00:02" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "" 0 -1} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:02 " "Info: Total CPU time (on all processors): 00:00:02" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "" 0 -1}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "" 0 -1}