SCSI/ASPI

开发平台：

VHDL

cpu.fit.summary：源码内容

							Fitter Status : Successful - Mon Mar 08 21:52:23 2010
Quartus II Version : 9.0 Build 132 02/25/2009 SJ Full Version
Revision Name : cpu
Top-level Entity Name : cpu
Family : Stratix II
Device : EP2S15F484C3
Timing Models : Final
Logic utilization : 9 %
    Combinational ALUTs : 597 / 12,480 ( 5 % )
    Dedicated logic registers : 660 / 12,480 ( 5 % )
Total registers : 660
Total pins : 113 / 343 ( 33 % )
Total virtual pins : 0
Total block memory bits : 0 / 419,328 ( 0 % )
DSP block 9-bit elements : 0 / 96 ( 0 % )
Total PLLs : 0 / 6 ( 0 % )
Total DLLs : 0 / 2 ( 0 % )

						