cpu.pin
上传用户：bltddc
上传日期：2020-07-09
资源大小：4428k
文件大小：57k
- -- Copyright (C) 1991-2009 Altera Corporation
- -- Your use of Altera Corporation's design tools, logic functions
- -- and other software and tools, and its AMPP partner logic
- -- functions, and any output files from any of the foregoing
- -- (including device programming or simulation files), and any
- -- associated documentation or information are expressly subject
- -- to the terms and conditions of the Altera Program License
- -- Subscription Agreement, Altera MegaCore Function License
- -- Agreement, or other applicable license agreement, including,
- -- without limitation, that your use is for the sole purpose of
- -- programming logic devices manufactured by Altera and sold by
- -- Altera or its authorized distributors. Please refer to the
- -- applicable agreement for further details.
- --
- -- This is a Quartus II output file. It is for reporting purposes only, and is
- -- not intended for use as a Quartus II input file. This file cannot be used
- -- to make Quartus II pin assignments - for instructions on how to make pin
- -- assignments, please see Quartus II help.
- ---------------------------------------------------------------------------------
- ---------------------------------------------------------------------------------
- -- NC : No Connect. This pin has no internal connection to the device.
- -- DNU : Do Not Use. This pin MUST NOT be connected.
- -- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.2V).
- -- VCCIO : Dedicated power pin, which MUST be connected to VCC
- -- of its bank.
- -- Bank 1: 3.3V
- -- Bank 2: 3.3V
- -- Bank 3: 3.3V
- -- Bank 4: 3.3V
- -- Bank 5: 3.3V
- -- Bank 6: 3.3V
- -- Bank 7: 3.3V
- -- Bank 8: 3.3V
- -- Bank 9: 3.3V
- -- Bank 10: 3.3V
- -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
- -- It can also be used to report unused dedicated pins. The connection
- -- on the board for unused dedicated pins depends on whether this will
- -- be used in a future design. One example is device migration. When
- -- using device migration, refer to the device pin-tables. If it is a
- -- GND pin in the pin table or if it will not be used in a future design
- -- for another purpose the it MUST be connected to GND. If it is an unused
- -- dedicated pin, then it can be connected to a valid signal on the board
- -- (low, high, or toggling) if that signal is required for a different
- -- revision of the design.
- -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
- -- This pin should be connected to GND. It may also be connected to a
- -- valid signal on the board (low, high, or toggling) if that signal
- -- is required for a different revision of the design.
- -- GND* : Unused I/O pin. For transceiver I/O banks (Bank 13, 14, 15, 16 and 17),
- -- connect each pin marked GND* either individually through a 10k Ohm resistor
- -- to GND or tie all pins together and connect through a single 10k Ohm resistor
- -- to GND.
- -- For non-transceiver I/O banks, connect each pin marked GND* directly to GND
- -- or leave it unconnected.
- -- RESERVED : Unused I/O pin, which MUST be left unconnected.
- -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
- -- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.
- -- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.
- -- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high.
- ---------------------------------------------------------------------------------
- ---------------------------------------------------------------------------------
- -- Pin directions (input, output or bidir) are based on device operating in user mode.
- ---------------------------------------------------------------------------------
- Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version
- CHIP "cpu" ASSIGNED TO AN: EP2S15F484C3
- Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
- -------------------------------------------------------------------------------------------------------------
- GND : A1 : gnd : : : :
- TEMPDIODEp : A2 : : : : :
- VCCIO4 : A3 : power : : 3.3V : 4 :
- MSEL3 : A4 : : : : 4 :
- debugpc[0] : A5 : output : 3.3-V LVTTL : : 4 : N
- debugstatus[3] : A6 : output : 3.3-V LVTTL : : 4 : N
- debugpc[9] : A7 : output : 3.3-V LVTTL : : 4 : N
- expaddr[1] : A8 : output : 3.3-V LVTTL : : 4 : N
- GND : A9 : gnd : : : :
- debugpc[10] : A10 : output : 3.3-V LVTTL : : 9 : N
- VCCIO4 : A11 : power : : 3.3V : 4 :
- VCCIO3 : A12 : power : : 3.3V : 3 :
- debuginst[0] : A13 : output : 3.3-V LVTTL : : 3 : N
- GND : A14 : gnd : : : :
- expaddr[2] : A15 : output : 3.3-V LVTTL : : 3 : N
- GND* : A16 : : : : 3 :
- portcout[7] : A17 : output : 3.3-V LVTTL : : 3 : N
- portcout[0] : A18 : output : 3.3-V LVTTL : : 3 : N
- GND* : A19 : : : : 3 :
- VCCIO3 : A20 : power : : 3.3V : 3 :
- nCE : A21 : : : : 3 :
- GND : A22 : gnd : : : :
- VCCIO6 : AA1 : power : : 3.3V : 6 :
- GND : AA2 : gnd : : : :
- nCEO : AA3 : : : : 7 :
- GND* : AA4 : : : : 7 :
- GND* : AA5 : : : : 7 :
- GND* : AA6 : : : : 7 :
- GND* : AA7 : : : : 7 :
- portain[6] : AA8 : input : 3.3-V LVTTL : : 7 : N
- debugw[1] : AA9 : output : 3.3-V LVTTL : : 10 : N
- expdout[7] : AA10 : output : 3.3-V LVTTL : : 10 : N
- debugstatus[5] : AA11 : output : 3.3-V LVTTL : : 7 : N
- GND* : AA12 : : : : 8 :
- portain[1] : AA13 : input : 3.3-V LVTTL : : 8 : N
- VREFB8 : AA14 : power : : : 8 :
- GND* : AA15 : : : : 8 :
- GND* : AA16 : : : : 8 :
- GND* : AA17 : : : : 8 :
- GND* : AA18 : : : : 8 :
- TCK : AA19 : input : : : 8 :
- TMS : AA20 : input : : : 8 :
- GND : AA21 : gnd : : : :
- VCCIO1 : AA22 : power : : 3.3V : 1 :
- GND : AB1 : gnd : : : :
- nIO_PULLUP : AB2 : : : : 7 :
- VCCIO7 : AB3 : power : : 3.3V : 7 :
- GND : AB4 : gnd : : : :
- GND* : AB5 : : : : 7 :
- GND* : AB6 : : : : 7 :
- expdin[7] : AB7 : input : 3.3-V LVTTL : : 7 : N
- GND* : AB8 : : : : 7 :
- GND : AB9 : gnd : : : :
- debugpc[6] : AB10 : output : 3.3-V LVTTL : : 10 : N
- VCCIO7 : AB11 : power : : 3.3V : 7 :
- VCCIO8 : AB12 : power : : 3.3V : 8 :
- pdata[4] : AB13 : input : 3.3-V LVTTL : : 8 : N
- GND : AB14 : gnd : : : :
- GND* : AB15 : : : : 8 :
- GND* : AB16 : : : : 8 :
- GND* : AB17 : : : : 8 :
- GND* : AB18 : : : : 8 :
- TRST : AB19 : input : : : 8 :
- VCCIO8 : AB20 : power : : 3.3V : 8 :
- TDI : AB21 : input : : : 8 :
- GND : AB22 : gnd : : : :
- VCCIO5 : B1 : power : : 3.3V : 5 :
- GND : B2 : gnd : : : :
- TDO : B3 : output : : : 4 :
- MSEL2 : B4 : : : : 4 :
- expwrite : B5 : output : 3.3-V LVTTL : : 4 : N
- expdin[5] : B6 : input : 3.3-V LVTTL : : 4 : N
- pdata[10] : B7 : input : 3.3-V LVTTL : : 4 : N
- expdout[3] : B8 : output : 3.3-V LVTTL : : 4 : N
- expread : B9 : output : 3.3-V LVTTL : : 9 : N
- debugw[3] : B10 : output : 3.3-V LVTTL : : 9 : N
- debuginst[7] : B11 : output : 3.3-V LVTTL : : 4 : N
- debugw[4] : B12 : output : 3.3-V LVTTL : : 4 : N
- debuginst[1] : B13 : output : 3.3-V LVTTL : : 3 : N
- VREFB3 : B14 : power : : : 3 :
- paddr[4] : B15 : output : 3.3-V LVTTL : : 3 : N
- expdout[4] : B16 : output : 3.3-V LVTTL : : 3 : N
- GND* : B17 : : : : 3 :
- GND* : B18 : : : : 3 :
- GND* : B19 : : : : 3 :
- nSTATUS : B20 : : : : 3 :
- GND : B21 : gnd : : : :
- VCCIO2 : B22 : power : : 3.3V : 2 :
- GND* : C1 : : : : 5 :
- GND* : C2 : : : : 5 :
- TEMPDIODEn : C3 : : : : :
- GND* : C4 : : : : 4 :
- debugpc[5] : C5 : output : 3.3-V LVTTL : : 4 : N
- paddr[10] : C6 : output : 3.3-V LVTTL : : 4 : N
- debugw[7] : C7 : output : 3.3-V LVTTL : : 4 : N
- expdout[6] : C8 : output : 3.3-V LVTTL : : 4 : N
- debuginst[10] : C9 : output : 3.3-V LVTTL : : 9 : N
- paddr[9] : C10 : output : 3.3-V LVTTL : : 9 : N
- portcout[5] : C11 : output : 3.3-V LVTTL : : 4 : N
- portbout[1] : C12 : output : 3.3-V LVTTL : : 4 : N
- portain[0] : C13 : input : 3.3-V LVTTL : : 3 : N
- GND* : C14 : : : : 3 :
- portbout[5] : C15 : output : 3.3-V LVTTL : : 3 : N
- expaddr[0] : C16 : output : 3.3-V LVTTL : : 3 : N
- GND* : C17 : : : : 3 :
- debuginst[3] : C18 : output : 3.3-V LVTTL : : 3 : N
- GND* : C19 : : : : 3 :
- CONF_DONE : C20 : : : : 3 :
- GND* : C21 : : : : 2 :
- GND* : C22 : : : : 2 :
- GND* : D1 : : : : 5 :
- GND* : D2 : : : : 5 :
- GND* : D3 : : : : 4 :
- MSEL1 : D4 : : : : 4 :
- GND* : D5 : : : : 4 :
- portcout[6] : D6 : output : 3.3-V LVTTL : : 4 : N
- VREFB4 : D7 : power : : : 4 :
- paddr[0] : D8 : output : 3.3-V LVTTL : : 4 : N
- VREFB4 : D9 : power : : : 4 :
- pdata[8] : D10 : input : 3.3-V LVTTL : : 9 : N
- debugpc[2] : D11 : output : 3.3-V LVTTL : : 3 : N
- expaddr[3] : D12 : output : 3.3-V LVTTL : : 3 : N
- portcout[3] : D13 : output : 3.3-V LVTTL : : 3 : N
- GND* : D14 : : : : 3 :
- GND* : D15 : : : : 3 :
- VREFB3 : D16 : power : : : 3 :
- GND* : D17 : : : : 3 :
- GND* : D18 : : : : 3 :
- DCLK : D19 : : : : 3 :
- GND* : D20 : : : : 3 :
- GND* : D21 : : : : 2 :
- GND* : D22 : : : : 2 :
- GND* : E1 : : : : 5 :
- GND* : E2 : : : : 5 :
- GND* : E3 : : : : 5 :
- GND* : E4 : : : : 5 :
- MSEL0 : E5 : : : : 4 :
- GND* : E6 : : : : 4 :
- GND* : E7 : : : : 4 :
- portbout[0] : E8 : output : 3.3-V LVTTL : : 4 : N
- GND* : E9 : : : : 4 :
- portbout[4] : E10 : output : 3.3-V LVTTL : : 4 : N
- paddr[8] : E11 : output : 3.3-V LVTTL : : 3 : N
- expdout[5] : E12 : output : 3.3-V LVTTL : : 3 : N
- ~DATA0~ / RESERVED_INPUT : E13 : input : 3.3-V LVTTL : : 3 : N
- GND* : E14 : : : : 3 :
- GND* : E15 : : : : 3 :
- GND* : E16 : : : : 3 :
- GND* : E17 : : : : 3 :
- GND* : E18 : : : : 3 :
- GND* : E19 : : : : 2 :
- GND* : E20 : : : : 2 :
- GND* : E21 : : : : 2 :
- GND* : E22 : : : : 2 :
- GND* : F1 : : : : 5 :
- GND* : F2 : : : : 5 :
- VREFB5 : F3 : power : : : 5 :
- GND* : F4 : : : : 5 :
- GND* : F5 : : : : 5 :
- GND* : F6 : : : : 4 :
- GND* : F7 : : : : 4 :
- GND* : F8 : : : : 4 :
- GND* : F9 : : : : 4 :
- GNDA_PLL5 : F10 : gnd : : : :
- GNDA_PLL5 : F11 : gnd : : : :
- VCCA_PLL5 : F12 : power : : 1.2V : :
- expaddr[6] : F13 : output : 3.3-V LVTTL : : 3 : N
- GND* : F14 : : : : 3 :
- GND* : F15 : : : : 3 :
- GND* : F16 : : : : 3 :
- GND* : F17 : : : : 3 :
- VREFB2 : F18 : power : : : 2 :
- GND* : F19 : : : : 2 :
- GND* : F20 : : : : 2 :
- GND* : F21 : : : : 2 :
- GND* : F22 : : : : 2 :
- GND* : G1 : : : : 5 :
- GND* : G2 : : : : 5 :
- GND* : G3 : : : : 5 :
- GND* : G4 : : : : 5 :
- GND* : G5 : : : : 5 :
- GND* : G6 : : : : 5 :
- GND* : G7 : : : : 4 :
- GND* : G8 : : : : 4 :
- debugpc[4] : G9 : output : 3.3-V LVTTL : : 4 : N
- VCC_PLL5_OUT : G10 : power : : 3.3V : 9 :
- VCCD_PLL5 : G11 : power : : 1.2V : :
- portcout[2] : G12 : output : 3.3-V LVTTL : : 3 : N
- portbout[2] : G13 : output : 3.3-V LVTTL : : 3 : N
- expdin[2] : G14 : input : 3.3-V LVTTL : : 3 : N
- pdata[1] : G15 : input : 3.3-V LVTTL : : 3 : N
- GND* : G16 : : : : 3 :
- GND* : G17 : : : : 2 :
- GND* : G18 : : : : 2 :
- GND* : G19 : : : : 2 :
- GND* : G20 : : : : 2 :
- GND* : G21 : : : : 2 :
- GND* : G22 : : : : 2 :
- debugstatus[0] : H1 : output : 3.3-V LVTTL : : 5 : N
- paddr[2] : H2 : output : 3.3-V LVTTL : : 5 : N
- GND* : H3 : : : : 5 :
- GND* : H4 : : : : 5 :
- GND* : H5 : : : : 5 :
- GND* : H6 : : : : 5 :
- GND* : H7 : : : : 4 :
- VCCINT : H8 : power : : 1.2V : :
- GND* : H9 : : : : 4 :
- VCCPD4 : H10 : power : : 3.3V : 4 :
- debugpc[1] : H11 : output : 3.3-V LVTTL : : 3 : N
- paddr[7] : H12 : output : 3.3-V LVTTL : : 3 : N
- VCCPD3 : H13 : power : : 3.3V : 3 :
- portbout[7] : H14 : output : 3.3-V LVTTL : : 3 : N
- GND : H15 : gnd : : : :
- GND* : H16 : : : : 3 :
- GND* : H17 : : : : 2 :
- GND* : H18 : : : : 2 :
- GND* : H19 : : : : 2 :
- GND* : H20 : : : : 2 :
- debuginst[4] : H21 : output : 3.3-V LVTTL : : 2 : N
- debugpc[8] : H22 : output : 3.3-V LVTTL : : 2 : N
- GND : J1 : gnd : : : :
- debuginst[8] : J2 : output : 3.3-V LVTTL : : 5 : N
- debugw[6] : J3 : output : 3.3-V LVTTL : : 5 : N
- VREFB5 : J4 : power : : : 5 :
- debugw[2] : J5 : output : 3.3-V LVTTL : : 5 : N
- debuginst[11] : J6 : output : 3.3-V LVTTL : : 5 : N
- GND* : J7 : : : : 5 :
- GND* : J8 : : : : 5 :
- VCCINT : J9 : power : : 1.2V : :
- GND : J10 : gnd : : : :
- VCCINT : J11 : power : : 1.2V : :
- GND : J12 : gnd : : : :
- VCCINT : J13 : power : : 1.2V : :
- GND : J14 : gnd : : : :
- GND* : J15 : : : : 3 :
- GND* : J16 : : : : 2 :
- GND* : J17 : : : : 2 :
- debugstatus[1] : J18 : output : 3.3-V LVTTL : : 2 : N
- paddr[3] : J19 : output : 3.3-V LVTTL : : 2 : N
- expdout[1] : J20 : output : 3.3-V LVTTL : : 2 : N
- portbout[6] : J21 : output : 3.3-V LVTTL : : 2 : N
- GND : J22 : gnd : : : :
- pdata[0] : K1 : input : 3.3-V LVTTL : : 5 : N
- paddr[5] : K2 : output : 3.3-V LVTTL : : 5 : N
- pdata[11] : K3 : input : 3.3-V LVTTL : : 5 : N
- expaddr[4] : K4 : output : 3.3-V LVTTL : : 5 : N
- debuginst[2] : K5 : output : 3.3-V LVTTL : : 5 : N
- paddr[6] : K6 : output : 3.3-V LVTTL : : 5 : N
- reset : K7 : input : 3.3-V LVTTL : : 5 : N
- debugstatus[6] : K8 : output : 3.3-V LVTTL : : 5 : N
- GND : K9 : gnd : : : :
- VCCINT : K10 : power : : 1.2V : :
- GND : K11 : gnd : : : :
- VCCINT : K12 : power : : 1.2V : :
- GND : K13 : gnd : : : :
- VCCPD2 : K14 : power : : 3.3V : 2 :
- GND* : K15 : : : : 2 :
- debugpc[3] : K16 : output : 3.3-V LVTTL : : 2 : N
- expdout[2] : K17 : output : 3.3-V LVTTL : : 2 : N
- expdin[6] : K18 : input : 3.3-V LVTTL : : 2 : N
- debugstatus[2] : K19 : output : 3.3-V LVTTL : : 2 : N
- GND* : K20 : : : : 2 :
- debugpc[7] : K21 : output : 3.3-V LVTTL : : 2 : N
- debuginst[6] : K22 : output : 3.3-V LVTTL : : 2 : N
- VCCIO5 : L1 : power : : 3.3V : 5 :
- debugstatus[4] : L2 : output : 3.3-V LVTTL : : 5 : N
- pdata[5] : L3 : input : 3.3-V LVTTL : : 5 : N
- GNDA_PLL4 : L4 : gnd : : : :
- GNDA_PLL4 : L5 : gnd : : : :
- VCCD_PLL4 : L6 : power : : 1.2V : :
- pdata[6] : L7 : input : 3.3-V LVTTL : : 5 : N
- pdata[3] : L8 : input : 3.3-V LVTTL : : 5 : N
- VCCPD5 : L9 : power : : 3.3V : 5 :
- GND : L10 : gnd : : : :
- VCCINT : L11 : power : : 1.2V : :
- GND : L12 : gnd : : : :
- VCCINT : L13 : power : : 1.2V : :
- GND : L14 : gnd : : : :
- debugstatus[7] : L15 : output : 3.3-V LVTTL : : 2 : N
- expdin[3] : L16 : input : 3.3-V LVTTL : : 2 : N
- GNDA_PLL1 : L17 : gnd : : : :
- GNDA_PLL1 : L18 : gnd : : : :
- VREFB2 : L19 : power : : : 2 :
- expdout[0] : L20 : output : 3.3-V LVTTL : : 2 : N
- paddr[1] : L21 : output : 3.3-V LVTTL : : 2 : N
- VCCIO2 : L22 : power : : 3.3V : 2 :
- VCCIO6 : M1 : power : : 3.3V : 6 :
- portain[5] : M2 : input : 3.3-V LVTTL : : 5 : N
- portain[2] : M3 : input : 3.3-V LVTTL : : 5 : N
- VCCA_PLL3 : M4 : power : : 1.2V : :
- VCCD_PLL3 : M5 : power : : 1.2V : :
- VCCA_PLL4 : M6 : power : : 1.2V : :
- GND : M7 : gnd : : : :
- VCCINT : M8 : power : : 1.2V : :
- GND : M9 : gnd : : : :
- VCCINT : M10 : power : : 1.2V : :
- GND : M11 : gnd : : : :
- VCCINT : M12 : power : : 1.2V : :
- GND : M13 : gnd : : : :
- VCCINT : M14 : power : : 1.2V : :
- GND : M15 : gnd : : : :
- VCCD_PLL1 : M16 : power : : 1.2V : :
- VCCA_PLL1 : M17 : power : : 1.2V : :
- VCCD_PLL2 : M18 : power : : 1.2V : :
- VCCA_PLL2 : M19 : power : : 1.2V : :
- portain[4] : M20 : input : 3.3-V LVTTL : : 2 : N
- GND+ : M21 : : : : 2 :
- VCCIO1 : M22 : power : : 3.3V : 1 :
- GND* : N1 : : : : 6 :
- portain[3] : N2 : input : 3.3-V LVTTL : : 6 : N
- GND+ : N3 : : : : 6 :
- GND+ : N4 : : : : 6 :
- GNDA_PLL3 : N5 : gnd : : : :
- GNDA_PLL3 : N6 : gnd : : : :
- GND* : N7 : : : : 6 :
- portbout[3] : N8 : output : 3.3-V LVTTL : : 6 : N
- VCCPD6 : N9 : power : : 3.3V : 6 :
- GND : N10 : gnd : : : :
- VCCINT : N11 : power : : 1.2V : :
- GND : N12 : gnd : : : :
- VCCINT : N13 : power : : 1.2V : :
- GND : N14 : gnd : : : :
- GND* : N15 : : : : 1 :
- GND* : N16 : : : : 1 :
- GNDA_PLL2 : N17 : gnd : : : :
- GNDA_PLL2 : N18 : gnd : : : :
- GND+ : N19 : : : : 1 :
- clk : N20 : input : 3.3-V LVTTL : : 1 : N
- GND* : N21 : : : : 1 :
- GND* : N22 : : : : 1 :
- GND : P1 : gnd : : : :
- GND* : P2 : : : : 6 :
- GND* : P3 : : : : 6 :
- VREFB6 : P4 : power : : : 6 :
- GND* : P5 : : : : 6 :
- GND* : P6 : : : : 6 :
- GND* : P7 : : : : 6 :
- GND* : P8 : : : : 6 :
- VCCINT : P9 : power : : 1.2V : :
- VCCPD7 : P10 : power : : 3.3V : 7 :
- GND : P11 : gnd : : : :
- VCCINT : P12 : power : : 1.2V : :
- GND : P13 : gnd : : : :
- VCCINT : P14 : power : : 1.2V : :
- VCCPD1 : P15 : power : : 3.3V : 1 :
- GND* : P16 : : : : 1 :
- GND* : P17 : : : : 1 :
- GND* : P18 : : : : 1 :
- GND* : P19 : : : : 1 :
- GND* : P20 : : : : 1 :
- GND* : P21 : : : : 1 :
- GND : P22 : gnd : : : :
- GND* : R1 : : : : 6 :
- GND* : R2 : : : : 6 :
- GND* : R3 : : : : 6 :
- GND* : R4 : : : : 6 :
- GND* : R5 : : : : 6 :
- GND* : R6 : : : : 6 :
- GND* : R7 : : : : 6 :
- GND* : R8 : : : : 6 :
- GND* : R9 : : : : 7 :
- GND : R10 : gnd : : : :
- VCC_PLL6_OUT : R11 : power : : 3.3V : 10 :
- VCCA_PLL6 : R12 : power : : 1.2V : :
- VCCPD8 : R13 : power : : 3.3V : 8 :
- GND* : R14 : : : : 8 :
- GND* : R15 : : : : 8 :
- GND* : R16 : : : : 1 :
- GND* : R17 : : : : 1 :
- GND* : R18 : : : : 1 :
- GND* : R19 : : : : 1 :
- VREFB1 : R20 : power : : : 1 :
- GND* : R21 : : : : 1 :
- GND* : R22 : : : : 1 :
- GND* : T1 : : : : 6 :
- GND* : T2 : : : : 6 :
- GND* : T3 : : : : 6 :
- GND* : T4 : : : : 6 :
- GND* : T5 : : : : 6 :
- GND* : T6 : : : : 6 :
- GND* : T7 : : : : 7 :
- GND* : T8 : : : : 7 :
- GND* : T9 : : : : 7 :
- pdata[7] : T10 : input : 3.3-V LVTTL : : 7 : N
- GNDA_PLL6 : T11 : gnd : : : :
- GNDA_PLL6 : T12 : gnd : : : :
- GND* : T13 : : : : 8 :
- GND* : T14 : : : : 8 :
- GND* : T15 : : : : 8 :
- GND* : T16 : : : : 8 :
- GND* : T17 : : : : 1 :
- GND* : T18 : : : : 1 :
- GND* : T19 : : : : 1 :
- GND* : T20 : : : : 1 :
- GND* : T21 : : : : 1 :
- GND* : T22 : : : : 1 :
- GND* : U1 : : : : 6 :
- GND* : U2 : : : : 6 :
- VREFB6 : U3 : power : : : 6 :
- GND* : U4 : : : : 6 :
- GND* : U5 : : : : 6 :
- GND* : U6 : : : : 7 :
- GND* : U7 : : : : 7 :
- GND* : U8 : : : : 7 :
- GND* : U9 : : : : 7 :
- GND* : U10 : : : : 7 :
- VCCD_PLL6 : U11 : power : : 1.2V : :
- portcout[1] : U12 : output : 3.3-V LVTTL : : 8 : N
- GND* : U13 : : : : 8 :
- GND* : U14 : : : : 8 :
- GND* : U15 : : : : 8 :
- GND* : U16 : : : : 8 :
- GND* : U17 : : : : 1 :
- GND* : U18 : : : : 1 :
- GND* : U19 : : : : 1 :
- GND* : U20 : : : : 1 :
- GND* : U21 : : : : 1 :
- GND* : U22 : : : : 1 :
- GND* : V1 : : : : 6 :
- GND* : V2 : : : : 6 :
- GND* : V3 : : : : 6 :
- GND* : V4 : : : : 6 :
- PORSEL : V5 : : : : 7 :
- GND* : V6 : : : : 7 :
- GND* : V7 : : : : 7 :
- pdata[9] : V8 : input : 3.3-V LVTTL : : 7 : N
- expaddr[5] : V9 : output : 3.3-V LVTTL : : 10 : N
- GND* : V10 : : : : 7 :
- pdata[2] : V11 : input : 3.3-V LVTTL : : 8 : N
- portain[7] : V12 : input : 3.3-V LVTTL : : 8 : N
- GND* : V13 : : : : 8 :
- GND* : V14 : : : : 8 :
- GND* : V15 : : : : 8 :
- GND* : V16 : : : : 8 :
- VCCSEL : V17 : : : : 8 :
- GND* : V18 : : : : 1 :
- GND* : V19 : : : : 1 :
- VREFB1 : V20 : power : : : 1 :
- GND* : V21 : : : : 1 :
- GND* : V22 : : : : 1 :
- GND* : W1 : : : : 6 :
- GND* : W2 : : : : 6 :
- GND* : W3 : : : : 6 :
- GND* : W4 : : : : 6 :
- GND* : W5 : : : : 7 :
- VREFB7 : W6 : power : : : 7 :
- GND* : W7 : : : : 7 :
- VREFB7 : W8 : power : : : 7 :
- GND* : W9 : : : : 10 :
- expdin[0] : W10 : input : 3.3-V LVTTL : : 7 : N
- debuginst[5] : W11 : output : 3.3-V LVTTL : : 8 : N
- expdin[1] : W12 : input : 3.3-V LVTTL : : 8 : N
- GND* : W13 : : : : 8 :
- GND* : W14 : : : : 8 :
- GND* : W15 : : : : 8 :
- GND* : W16 : : : : 8 :
- GND* : W17 : : : : 8 :
- nCONFIG : W18 : : : : 8 :
- GND* : W19 : : : : 1 :
- GND* : W20 : : : : 1 :
- GND* : W21 : : : : 1 :
- GND* : W22 : : : : 1 :
- GND* : Y1 : : : : 6 :
- GND* : Y2 : : : : 6 :
- GND* : Y3 : : : : 7 :
- PLL_ENA : Y4 : : : : 7 :
- GND* : Y5 : : : : 7 :
- GND* : Y6 : : : : 7 :
- GND* : Y7 : : : : 7 :
- GND* : Y8 : : : : 7 :
- expdin[4] : Y9 : input : 3.3-V LVTTL : : 10 : N
- portcout[4] : Y10 : output : 3.3-V LVTTL : : 7 : N
- debugw[5] : Y11 : output : 3.3-V LVTTL : : 7 : N
- debugw[0] : Y12 : output : 3.3-V LVTTL : : 8 : N
- debuginst[9] : Y13 : output : 3.3-V LVTTL : : 8 : N
- GND* : Y14 : : : : 8 :
- GND* : Y15 : : : : 8 :
- GND* : Y16 : : : : 8 :
- GND* : Y17 : : : : 8 :
- GND* : Y18 : : : : 8 :
- VREFB8 : Y19 : power : : : 8 :
- GND* : Y20 : : : : 8 :
- GND* : Y21 : : : : 1 :
- GND* : Y22 : : : : 1 :
English
