examp1.sim.rpt
资源名称:gtt2.rar [点击查看]
上传用户:jinxingdao
上传日期:2021-04-27
资源大小:415k
文件大小:45k
源码类别:
扫描程序
开发平台:
VHDL
- Simulator report for examp1
- Mon Apr 19 09:55:36 2010
- Quartus II Version 7.2 Build 151 09/26/2007 SJ Full Version
- ---------------------
- ; Table of Contents ;
- ---------------------
- 1. Legal Notice
- 2. Simulator Summary
- 3. Simulator Settings
- 4. Simulation Waveforms
- 5. Coverage Summary
- 6. Complete 1/0-Value Coverage
- 7. Missing 1-Value Coverage
- 8. Missing 0-Value Coverage
- 9. Simulator INI Usage
- 10. Simulator Messages
- ----------------
- ; Legal Notice ;
- ----------------
- Copyright (C) 1991-2007 Altera Corporation
- Your use of Altera Corporation's design tools, logic functions
- and other software and tools, and its AMPP partner logic
- functions, and any output files from any of the foregoing
- (including device programming or simulation files), and any
- associated documentation or information are expressly subject
- to the terms and conditions of the Altera Program License
- Subscription Agreement, Altera MegaCore Function License
- Agreement, or other applicable license agreement, including,
- without limitation, that your use is for the sole purpose of
- programming logic devices manufactured by Altera and sold by
- Altera or its authorized distributors. Please refer to the
- applicable agreement for further details.
- +-----------------------------------------------+
- ; Simulator Summary ;
- +-----------------------------+-----------------+
- ; Type ; Value ;
- +-----------------------------+-----------------+
- ; Simulation Start Time ; 0 ps ;
- ; Simulation End Time ; 100.0 us ;
- ; Simulation Netlist Size ; 320 nodes ;
- ; Simulation Coverage ; 42.18 % ;
- ; Total Number of Transitions ; 90176 ;
- ; Simulation Breakpoints ; 0 ;
- ; Family ; FLEX10K ;
- ; Device ; EPF10K10QI208-4 ;
- +-----------------------------+-----------------+
- +-------------------------------------------------------------------------------------------------------------------------+
- ; Simulator Settings ;
- +--------------------------------------------------------------------------------------------+------------+---------------+
- ; Option ; Setting ; Default Value ;
- +--------------------------------------------------------------------------------------------+------------+---------------+
- ; Simulation mode ; Timing ; Timing ;
- ; Start time ; 0 ns ; 0 ns ;
- ; Simulation results format ; CVWF ; ;
- ; Add pins automatically to simulation output waveforms ; On ; On ;
- ; Check outputs ; Off ; Off ;
- ; Report simulation coverage ; On ; On ;
- ; Display complete 1/0 value coverage report ; On ; On ;
- ; Display missing 1-value coverage report ; On ; On ;
- ; Display missing 0-value coverage report ; On ; On ;
- ; Detect setup and hold time violations ; Off ; Off ;
- ; Detect glitches ; Off ; Off ;
- ; Disable timing delays in Timing Simulation ; Off ; Off ;
- ; Generate Signal Activity File ; Off ; Off ;
- ; Generate VCD File for PowerPlay Power Analyzer ; Off ; Off ;
- ; Group bus channels in simulation results ; Off ; Off ;
- ; Preserve fewer signal transitions to reduce memory requirements ; On ; On ;
- ; Trigger vector comparison with the specified mode ; INPUT_EDGE ; INPUT_EDGE ;
- ; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off ; Off ;
- ; Overwrite Waveform Inputs With Simulation Outputs ; Off ; ;
- ; Perform Glitch Filtering in Timing Simulation ; Auto ; Auto ;
- +--------------------------------------------------------------------------------------------+------------+---------------+
- +----------------------+
- ; Simulation Waveforms ;
- +----------------------+
- Waveform report data cannot be output to ASCII.
- Please use Quartus II to view the waveform report data.
- +--------------------------------------------------------------------+
- ; Coverage Summary ;
- +-----------------------------------------------------+--------------+
- ; Type ; Value ;
- +-----------------------------------------------------+--------------+
- ; Total coverage as a percentage ; 42.18 % ;
- ; Total nodes checked ; 320 ;
- ; Total output ports checked ; 294 ;
- ; Total output ports with complete 1/0-value coverage ; 124 ;
- ; Total output ports with no 1/0-value coverage ; 166 ;
- ; Total output ports with no 1-value coverage ; 166 ;
- ; Total output ports with no 0-value coverage ; 170 ;
- +-----------------------------------------------------+--------------+
- The following table displays output ports that toggle between 1 and 0 during simulation.
- +----------------------------------------------------------------------------+
- ; Complete 1/0-Value Coverage ;
- +----------------------------+----------------------------+------------------+
- ; Node Name ; Output Port Name ; Output Port Type ;
- +----------------------------+----------------------------+------------------+
- ; |examp1|74160:inst|49~22 ; |examp1|74160:inst|49~22 ; data_out0 ;
- ; |examp1|xh:inst16|Mux1~45 ; |examp1|xh:inst16|Mux1~45 ; data_out0 ;
- ; |examp1|xh:inst16|Mux1~46 ; |examp1|xh:inst16|Mux1~46 ; data_out0 ;
- ; |examp1|xh:inst16|Mux1~47 ; |examp1|xh:inst16|Mux1~47 ; data_out0 ;
- ; |examp1|xh:inst16|Mux1~48 ; |examp1|xh:inst16|Mux1~48 ; data_out0 ;
- ; |examp1|74273:6|16 ; |examp1|74273:6|16 ; data_out0 ;
- ; |examp1|74273:6|17 ; |examp1|74273:6|17 ; data_out0 ;
- ; |examp1|74273:6|18 ; |examp1|74273:6|18 ; data_out0 ;
- ; |examp1|74273:6|19 ; |examp1|74273:6|19 ; data_out0 ;
- ; |examp1|74160:inst|8 ; |examp1|74160:inst|8 ; data_out0 ;
- ; |examp1|74160:inst|7 ; |examp1|74160:inst|7 ; data_out0 ;
- ; |examp1|74273:7|18 ; |examp1|74273:7|18 ; data_out0 ;
- ; |examp1|74273:7|19 ; |examp1|74273:7|19 ; data_out0 ;
- ; |examp1|74160:inst2|7 ; |examp1|74160:inst2|7 ; data_out0 ;
- ; |examp1|inst4 ; |examp1|inst4 ; data_out0 ;
- ; |examp1|13 ; |examp1|13 ; data_out0 ;
- ; |examp1|74160:inst|28 ; |examp1|74160:inst|28 ; data_out0 ;
- ; |examp1|74160:inst|49~23 ; |examp1|74160:inst|49~23 ; data_out0 ;
- ; |examp1|74160:inst2|28 ; |examp1|74160:inst2|28 ; data_out0 ;
- ; |examp1|74160:inst2|49~23 ; |examp1|74160:inst2|49~23 ; data_out0 ;
- ; |examp1|xh:inst16|Mux8~9 ; |examp1|xh:inst16|Mux8~9 ; data_out0 ;
- ; |examp1|xh:inst16|Mux8~10 ; |examp1|xh:inst16|Mux8~10 ; data_out0 ;
- ; |examp1|xh:inst16|Mux7~6 ; |examp1|xh:inst16|Mux7~6 ; data_out0 ;
- ; |examp1|xh:inst16|Mux7~7 ; |examp1|xh:inst16|Mux7~7 ; data_out0 ;
- ; |examp1|xh:inst16|Mux6~16 ; |examp1|xh:inst16|Mux6~16 ; data_out0 ;
- ; |examp1|xh:inst16|Mux6~17 ; |examp1|xh:inst16|Mux6~17 ; data_out0 ;
- ; |examp1|xh:inst16|Mux5~9 ; |examp1|xh:inst16|Mux5~9 ; data_out0 ;
- ; |examp1|xh:inst16|Mux5~10 ; |examp1|xh:inst16|Mux5~10 ; data_out0 ;
- ; |examp1|xh:inst16|Mux14~8 ; |examp1|xh:inst16|Mux14~8 ; data_out0 ;
- ; |examp1|xh:inst16|Mux15~15 ; |examp1|xh:inst16|Mux15~15 ; data_out0 ;
- ; |examp1|xh:inst16|Mux13~9 ; |examp1|xh:inst16|Mux13~9 ; data_out0 ;
- ; |examp1|xh:inst16|Mux12~14 ; |examp1|xh:inst16|Mux12~14 ; data_out0 ;
- ; |examp1|xh:inst16|Mux11~9 ; |examp1|xh:inst16|Mux11~9 ; data_out0 ;
- ; |examp1|xh:inst16|Mux10~30 ; |examp1|xh:inst16|Mux10~30 ; data_out0 ;
- ; |examp1|xh:inst16|Mux9~25 ; |examp1|xh:inst16|Mux9~25 ; data_out0 ;
- ; |examp1|xh:inst16|Mux0~9 ; |examp1|xh:inst16|Mux0~9 ; data_out0 ;
- ; |examp1|xh:inst17|Mux8~9 ; |examp1|xh:inst17|Mux8~9 ; data_out0 ;
- ; |examp1|xh:inst17|Mux8~10 ; |examp1|xh:inst17|Mux8~10 ; data_out0 ;
- ; |examp1|xh:inst17|Mux7~6 ; |examp1|xh:inst17|Mux7~6 ; data_out0 ;
- ; |examp1|xh:inst17|Mux7~7 ; |examp1|xh:inst17|Mux7~7 ; data_out0 ;
- ; |examp1|xh:inst17|Mux6~16 ; |examp1|xh:inst17|Mux6~16 ; data_out0 ;
- ; |examp1|xh:inst17|Mux6~17 ; |examp1|xh:inst17|Mux6~17 ; data_out0 ;
- ; |examp1|xh:inst17|Mux5~9 ; |examp1|xh:inst17|Mux5~9 ; data_out0 ;
- ; |examp1|xh:inst17|Mux5~10 ; |examp1|xh:inst17|Mux5~10 ; data_out0 ;
- ; |examp1|xh:inst17|Mux14~8 ; |examp1|xh:inst17|Mux14~8 ; data_out0 ;
- ; |examp1|xh:inst17|Mux15~15 ; |examp1|xh:inst17|Mux15~15 ; data_out0 ;
- ; |examp1|xh:inst17|Mux13~9 ; |examp1|xh:inst17|Mux13~9 ; data_out0 ;
- ; |examp1|xh:inst17|Mux12~14 ; |examp1|xh:inst17|Mux12~14 ; data_out0 ;
- ; |examp1|xh:inst17|Mux11~9 ; |examp1|xh:inst17|Mux11~9 ; data_out0 ;
- ; |examp1|xh:inst17|Mux10~30 ; |examp1|xh:inst17|Mux10~30 ; data_out0 ;
- ; |examp1|xh:inst17|Mux9~25 ; |examp1|xh:inst17|Mux9~25 ; data_out0 ;
- ; |examp1|xh:inst17|Mux0~9 ; |examp1|xh:inst17|Mux0~9 ; data_out0 ;
- ; |examp1|xh:inst18|Mux8~9 ; |examp1|xh:inst18|Mux8~9 ; data_out0 ;
- ; |examp1|xh:inst18|Mux8~10 ; |examp1|xh:inst18|Mux8~10 ; data_out0 ;
- ; |examp1|xh:inst18|Mux7~6 ; |examp1|xh:inst18|Mux7~6 ; data_out0 ;
- ; |examp1|xh:inst18|Mux7~7 ; |examp1|xh:inst18|Mux7~7 ; data_out0 ;
- ; |examp1|xh:inst18|Mux6~16 ; |examp1|xh:inst18|Mux6~16 ; data_out0 ;
- ; |examp1|xh:inst18|Mux6~17 ; |examp1|xh:inst18|Mux6~17 ; data_out0 ;
- ; |examp1|xh:inst18|Mux5~9 ; |examp1|xh:inst18|Mux5~9 ; data_out0 ;
- ; |examp1|xh:inst18|Mux5~10 ; |examp1|xh:inst18|Mux5~10 ; data_out0 ;
- ; |examp1|xh:inst18|Mux14~8 ; |examp1|xh:inst18|Mux14~8 ; data_out0 ;
- ; |examp1|xh:inst18|Mux15~15 ; |examp1|xh:inst18|Mux15~15 ; data_out0 ;
- ; |examp1|xh:inst18|Mux13~9 ; |examp1|xh:inst18|Mux13~9 ; data_out0 ;
- ; |examp1|xh:inst18|Mux12~14 ; |examp1|xh:inst18|Mux12~14 ; data_out0 ;
- ; |examp1|xh:inst18|Mux11~9 ; |examp1|xh:inst18|Mux11~9 ; data_out0 ;
- ; |examp1|xh:inst18|Mux10~30 ; |examp1|xh:inst18|Mux10~30 ; data_out0 ;
- ; |examp1|xh:inst18|Mux9~25 ; |examp1|xh:inst18|Mux9~25 ; data_out0 ;
- ; |examp1|xh:inst18|Mux0~9 ; |examp1|xh:inst18|Mux0~9 ; data_out0 ;
- ; |examp1|CLK ; |examp1|CLK~corein ; dataout ;
- ; |examp1|SIGNAL ; |examp1|SIGNAL~corein ; dataout ;
- ; |examp1|co1 ; |examp1|co1 ; padio ;
- ; |examp1|BT1[3] ; |examp1|BT1[3] ; padio ;
- ; |examp1|BT1[2] ; |examp1|BT1[2] ; padio ;
- ; |examp1|BT1[1] ; |examp1|BT1[1] ; padio ;
- ; |examp1|BT1[0] ; |examp1|BT1[0] ; padio ;
- ; |examp1|OUT1[3] ; |examp1|OUT1[3] ; padio ;
- ; |examp1|OUT1[2] ; |examp1|OUT1[2] ; padio ;
- ; |examp1|OUT1[1] ; |examp1|OUT1[1] ; padio ;
- ; |examp1|OUT1[0] ; |examp1|OUT1[0] ; padio ;
- ; |examp1|Q1[3] ; |examp1|Q1[3] ; padio ;
- ; |examp1|Q1[2] ; |examp1|Q1[2] ; padio ;
- ; |examp1|Q1[1] ; |examp1|Q1[1] ; padio ;
- ; |examp1|Q1[0] ; |examp1|Q1[0] ; padio ;
- ; |examp1|OUT2[1] ; |examp1|OUT2[1] ; padio ;
- ; |examp1|OUT2[0] ; |examp1|OUT2[0] ; padio ;
- ; |examp1|Q2[1] ; |examp1|Q2[1] ; padio ;
- ; |examp1|Q2[0] ; |examp1|Q2[0] ; padio ;
- ; |examp1|BT2[3] ; |examp1|BT2[3] ; padio ;
- ; |examp1|BT2[2] ; |examp1|BT2[2] ; padio ;
- ; |examp1|BT2[1] ; |examp1|BT2[1] ; padio ;
- ; |examp1|BT2[0] ; |examp1|BT2[0] ; padio ;
- ; |examp1|BT3[3] ; |examp1|BT3[3] ; padio ;
- ; |examp1|BT3[2] ; |examp1|BT3[2] ; padio ;
- ; |examp1|BT3[1] ; |examp1|BT3[1] ; padio ;
- ; |examp1|BT3[0] ; |examp1|BT3[0] ; padio ;
- ; |examp1|DOUT1[6] ; |examp1|DOUT1[6] ; padio ;
- ; |examp1|DOUT1[5] ; |examp1|DOUT1[5] ; padio ;
- ; |examp1|DOUT1[4] ; |examp1|DOUT1[4] ; padio ;
- ; |examp1|DOUT1[3] ; |examp1|DOUT1[3] ; padio ;
- ; |examp1|DOUT1[2] ; |examp1|DOUT1[2] ; padio ;
- ; |examp1|DOUT1[1] ; |examp1|DOUT1[1] ; padio ;
- ; |examp1|DOUT1[0] ; |examp1|DOUT1[0] ; padio ;
- ; |examp1|DOUT2[6] ; |examp1|DOUT2[6] ; padio ;
- ; |examp1|DOUT2[5] ; |examp1|DOUT2[5] ; padio ;
- ; |examp1|DOUT2[4] ; |examp1|DOUT2[4] ; padio ;
- ; |examp1|DOUT2[3] ; |examp1|DOUT2[3] ; padio ;
- ; |examp1|DOUT2[2] ; |examp1|DOUT2[2] ; padio ;
- ; |examp1|DOUT2[1] ; |examp1|DOUT2[1] ; padio ;
- ; |examp1|DOUT2[0] ; |examp1|DOUT2[0] ; padio ;
- ; |examp1|DOUT3[6] ; |examp1|DOUT3[6] ; padio ;
- ; |examp1|DOUT3[5] ; |examp1|DOUT3[5] ; padio ;
- ; |examp1|DOUT3[4] ; |examp1|DOUT3[4] ; padio ;
- ; |examp1|DOUT3[3] ; |examp1|DOUT3[3] ; padio ;
- ; |examp1|DOUT3[2] ; |examp1|DOUT3[2] ; padio ;
- ; |examp1|DOUT3[1] ; |examp1|DOUT3[1] ; padio ;
- ; |examp1|DOUT3[0] ; |examp1|DOUT3[0] ; padio ;
- ; |examp1|xh:inst16|Mux1~53 ; |examp1|xh:inst16|Mux1~53 ; data_out0 ;
- ; |examp1|xh:inst16|Mux1~54 ; |examp1|xh:inst16|Mux1~54 ; data_out0 ;
- ; |examp1|xh:inst16|Mux1~55 ; |examp1|xh:inst16|Mux1~55 ; data_out0 ;
- ; |examp1|xh:inst16|Mux1~56 ; |examp1|xh:inst16|Mux1~56 ; data_out0 ;
- ; |examp1|xh:inst16|Mux1~57 ; |examp1|xh:inst16|Mux1~57 ; data_out0 ;
- ; |examp1|xh:inst16|Mux1~58 ; |examp1|xh:inst16|Mux1~58 ; data_out0 ;
- ; |examp1|xh:inst16|Mux1~59 ; |examp1|xh:inst16|Mux1~59 ; data_out0 ;
- ; |examp1|xh:inst16|Mux1~60 ; |examp1|xh:inst16|Mux1~60 ; data_out0 ;
- +----------------------------+----------------------------+------------------+
- The following table displays output ports that do not toggle to 1 during simulation.
- +----------------------------------------------------------------------------+
- ; Missing 1-Value Coverage ;
- +----------------------------+----------------------------+------------------+
- ; Node Name ; Output Port Name ; Output Port Type ;
- +----------------------------+----------------------------+------------------+
- ; |examp1|74160:inst2|49~22 ; |examp1|74160:inst2|49~22 ; data_out0 ;
- ; |examp1|74160:inst3|49~22 ; |examp1|74160:inst3|49~22 ; data_out0 ;
- ; |examp1|74160:inst6|49~22 ; |examp1|74160:inst6|49~22 ; data_out0 ;
- ; |examp1|74160:inst7|49~22 ; |examp1|74160:inst7|49~22 ; data_out0 ;
- ; |examp1|74160:inst8|49~22 ; |examp1|74160:inst8|49~22 ; data_out0 ;
- ; |examp1|74160:inst9|49~22 ; |examp1|74160:inst9|49~22 ; data_out0 ;
- ; |examp1|74160:inst10|49~22 ; |examp1|74160:inst10|49~22 ; data_out0 ;
- ; |examp1|74160:inst12|49~22 ; |examp1|74160:inst12|49~22 ; data_out0 ;
- ; |examp1|74160:inst13|49~22 ; |examp1|74160:inst13|49~22 ; data_out0 ;
- ; |examp1|74160:inst14|49~22 ; |examp1|74160:inst14|49~22 ; data_out0 ;
- ; |examp1|74160:inst15|49~22 ; |examp1|74160:inst15|49~22 ; data_out0 ;
- ; |examp1|74273:7|16 ; |examp1|74273:7|16 ; data_out0 ;
- ; |examp1|74273:8|16 ; |examp1|74273:8|16 ; data_out0 ;
- ; |examp1|74273:8|17 ; |examp1|74273:8|17 ; data_out0 ;
- ; |examp1|74273:8|18 ; |examp1|74273:8|18 ; data_out0 ;
- ; |examp1|74273:8|19 ; |examp1|74273:8|19 ; data_out0 ;
- ; |examp1|74160:inst3|8 ; |examp1|74160:inst3|8 ; data_out0 ;
- ; |examp1|74160:inst3|7 ; |examp1|74160:inst3|7 ; data_out0 ;
- ; |examp1|74273:10|16 ; |examp1|74273:10|16 ; data_out0 ;
- ; |examp1|74273:10|17 ; |examp1|74273:10|17 ; data_out0 ;
- ; |examp1|74273:10|18 ; |examp1|74273:10|18 ; data_out0 ;
- ; |examp1|74273:10|19 ; |examp1|74273:10|19 ; data_out0 ;
- ; |examp1|74160:inst6|8 ; |examp1|74160:inst6|8 ; data_out0 ;
- ; |examp1|74160:inst6|7 ; |examp1|74160:inst6|7 ; data_out0 ;
- ; |examp1|74273:11|16 ; |examp1|74273:11|16 ; data_out0 ;
- ; |examp1|74273:11|17 ; |examp1|74273:11|17 ; data_out0 ;
- ; |examp1|74273:11|18 ; |examp1|74273:11|18 ; data_out0 ;
- ; |examp1|74273:11|19 ; |examp1|74273:11|19 ; data_out0 ;
- ; |examp1|74160:inst7|8 ; |examp1|74160:inst7|8 ; data_out0 ;
- ; |examp1|74160:inst7|7 ; |examp1|74160:inst7|7 ; data_out0 ;
- ; |examp1|74273:12|16 ; |examp1|74273:12|16 ; data_out0 ;
- ; |examp1|74273:12|17 ; |examp1|74273:12|17 ; data_out0 ;
- ; |examp1|74273:12|18 ; |examp1|74273:12|18 ; data_out0 ;
- ; |examp1|74273:12|19 ; |examp1|74273:12|19 ; data_out0 ;
- ; |examp1|74160:inst8|8 ; |examp1|74160:inst8|8 ; data_out0 ;
- ; |examp1|74160:inst8|7 ; |examp1|74160:inst8|7 ; data_out0 ;
- ; |examp1|74160:inst9|8 ; |examp1|74160:inst9|8 ; data_out0 ;
- ; |examp1|74160:inst9|7 ; |examp1|74160:inst9|7 ; data_out0 ;
- ; |examp1|74160:inst10|8 ; |examp1|74160:inst10|8 ; data_out0 ;
- ; |examp1|74160:inst10|7 ; |examp1|74160:inst10|7 ; data_out0 ;
- ; |examp1|74160:inst12|8 ; |examp1|74160:inst12|8 ; data_out0 ;
- ; |examp1|74160:inst12|7 ; |examp1|74160:inst12|7 ; data_out0 ;
- ; |examp1|74160:inst13|8 ; |examp1|74160:inst13|8 ; data_out0 ;
- ; |examp1|74160:inst13|7 ; |examp1|74160:inst13|7 ; data_out0 ;
- ; |examp1|74160:inst14|8 ; |examp1|74160:inst14|8 ; data_out0 ;
- ; |examp1|74160:inst14|7 ; |examp1|74160:inst14|7 ; data_out0 ;
- ; |examp1|74273:19|16 ; |examp1|74273:19|16 ; data_out0 ;
- ; |examp1|74273:19|17 ; |examp1|74273:19|17 ; data_out0 ;
- ; |examp1|74273:19|18 ; |examp1|74273:19|18 ; data_out0 ;
- ; |examp1|74273:19|19 ; |examp1|74273:19|19 ; data_out0 ;
- ; |examp1|74160:inst15|8 ; |examp1|74160:inst15|8 ; data_out0 ;
- ; |examp1|74160:inst15|7 ; |examp1|74160:inst15|7 ; data_out0 ;
- ; |examp1|74160:inst3|28 ; |examp1|74160:inst3|28 ; data_out0 ;
- ; |examp1|74160:inst3|49~23 ; |examp1|74160:inst3|49~23 ; data_out0 ;
- ; |examp1|74160:inst6|28 ; |examp1|74160:inst6|28 ; data_out0 ;
- ; |examp1|74160:inst6|49~23 ; |examp1|74160:inst6|49~23 ; data_out0 ;
- ; |examp1|74160:inst7|28 ; |examp1|74160:inst7|28 ; data_out0 ;
- ; |examp1|74160:inst7|49~23 ; |examp1|74160:inst7|49~23 ; data_out0 ;
- ; |examp1|74160:inst8|28 ; |examp1|74160:inst8|28 ; data_out0 ;
- ; |examp1|74160:inst8|49~23 ; |examp1|74160:inst8|49~23 ; data_out0 ;
- ; |examp1|74160:inst9|28 ; |examp1|74160:inst9|28 ; data_out0 ;
- ; |examp1|74160:inst9|49~23 ; |examp1|74160:inst9|49~23 ; data_out0 ;
- ; |examp1|74160:inst10|28 ; |examp1|74160:inst10|28 ; data_out0 ;
- ; |examp1|74160:inst10|49~23 ; |examp1|74160:inst10|49~23 ; data_out0 ;
- ; |examp1|74160:inst12|28 ; |examp1|74160:inst12|28 ; data_out0 ;
- ; |examp1|74160:inst12|49~23 ; |examp1|74160:inst12|49~23 ; data_out0 ;
- ; |examp1|74160:inst13|28 ; |examp1|74160:inst13|28 ; data_out0 ;
- ; |examp1|74160:inst13|49~23 ; |examp1|74160:inst13|49~23 ; data_out0 ;
- ; |examp1|74160:inst14|28 ; |examp1|74160:inst14|28 ; data_out0 ;
- ; |examp1|74160:inst14|49~23 ; |examp1|74160:inst14|49~23 ; data_out0 ;
- ; |examp1|74160:inst15|28 ; |examp1|74160:inst15|28 ; data_out0 ;
- ; |examp1|74160:inst15|49~23 ; |examp1|74160:inst15|49~23 ; data_out0 ;
- ; |examp1|74273:14|19 ; |examp1|74273:14|19 ; data_out0 ;
- ; |examp1|74273:15|19 ; |examp1|74273:15|19 ; data_out0 ;
- ; |examp1|74273:14|18 ; |examp1|74273:14|18 ; data_out0 ;
- ; |examp1|74273:15|18 ; |examp1|74273:15|18 ; data_out0 ;
- ; |examp1|74273:14|17 ; |examp1|74273:14|17 ; data_out0 ;
- ; |examp1|74273:15|17 ; |examp1|74273:15|17 ; data_out0 ;
- ; |examp1|74273:14|16 ; |examp1|74273:14|16 ; data_out0 ;
- ; |examp1|74273:15|16 ; |examp1|74273:15|16 ; data_out0 ;
- ; |examp1|74273:18|19 ; |examp1|74273:18|19 ; data_out0 ;
- ; |examp1|74273:17|19 ; |examp1|74273:17|19 ; data_out0 ;
- ; |examp1|74273:16|19 ; |examp1|74273:16|19 ; data_out0 ;
- ; |examp1|74273:17|18 ; |examp1|74273:17|18 ; data_out0 ;
- ; |examp1|74273:18|18 ; |examp1|74273:18|18 ; data_out0 ;
- ; |examp1|74273:16|18 ; |examp1|74273:16|18 ; data_out0 ;
- ; |examp1|74273:18|17 ; |examp1|74273:18|17 ; data_out0 ;
- ; |examp1|74273:17|17 ; |examp1|74273:17|17 ; data_out0 ;
- ; |examp1|74273:16|17 ; |examp1|74273:16|17 ; data_out0 ;
- ; |examp1|74273:18|16 ; |examp1|74273:18|16 ; data_out0 ;
- ; |examp1|74273:17|16 ; |examp1|74273:17|16 ; data_out0 ;
- ; |examp1|74273:16|16 ; |examp1|74273:16|16 ; data_out0 ;
- ; |examp1|CLR ; |examp1|CLR~corein ; dataout ;
- ; |examp1|co2 ; |examp1|co2 ; padio ;
- ; |examp1|co3 ; |examp1|co3 ; padio ;
- ; |examp1|co4 ; |examp1|co4 ; padio ;
- ; |examp1|co5 ; |examp1|co5 ; padio ;
- ; |examp1|co6 ; |examp1|co6 ; padio ;
- ; |examp1|co7 ; |examp1|co7 ; padio ;
- ; |examp1|co8 ; |examp1|co8 ; padio ;
- ; |examp1|co9 ; |examp1|co9 ; padio ;
- ; |examp1|co10 ; |examp1|co10 ; padio ;
- ; |examp1|co11 ; |examp1|co11 ; padio ;
- ; |examp1|co12 ; |examp1|co12 ; padio ;
- ; |examp1|OUT2[3] ; |examp1|OUT2[3] ; padio ;
- ; |examp1|Q2[3] ; |examp1|Q2[3] ; padio ;
- ; |examp1|OUT3[3] ; |examp1|OUT3[3] ; padio ;
- ; |examp1|OUT3[2] ; |examp1|OUT3[2] ; padio ;
- ; |examp1|OUT3[1] ; |examp1|OUT3[1] ; padio ;
- ; |examp1|OUT3[0] ; |examp1|OUT3[0] ; padio ;
- ; |examp1|Q3[3] ; |examp1|Q3[3] ; padio ;
- ; |examp1|Q3[2] ; |examp1|Q3[2] ; padio ;
- ; |examp1|Q3[1] ; |examp1|Q3[1] ; padio ;
- ; |examp1|Q3[0] ; |examp1|Q3[0] ; padio ;
- ; |examp1|OUT4[3] ; |examp1|OUT4[3] ; padio ;
- ; |examp1|OUT4[2] ; |examp1|OUT4[2] ; padio ;
- ; |examp1|OUT4[1] ; |examp1|OUT4[1] ; padio ;
- ; |examp1|OUT4[0] ; |examp1|OUT4[0] ; padio ;
- ; |examp1|Q4[3] ; |examp1|Q4[3] ; padio ;
- ; |examp1|Q4[2] ; |examp1|Q4[2] ; padio ;
- ; |examp1|Q4[1] ; |examp1|Q4[1] ; padio ;
- ; |examp1|Q4[0] ; |examp1|Q4[0] ; padio ;
- ; |examp1|OUT5[3] ; |examp1|OUT5[3] ; padio ;
- ; |examp1|OUT5[2] ; |examp1|OUT5[2] ; padio ;
- ; |examp1|OUT5[1] ; |examp1|OUT5[1] ; padio ;
- ; |examp1|OUT5[0] ; |examp1|OUT5[0] ; padio ;
- ; |examp1|Q5[3] ; |examp1|Q5[3] ; padio ;
- ; |examp1|Q5[2] ; |examp1|Q5[2] ; padio ;
- ; |examp1|Q5[1] ; |examp1|Q5[1] ; padio ;
- ; |examp1|Q5[0] ; |examp1|Q5[0] ; padio ;
- ; |examp1|OUT6[3] ; |examp1|OUT6[3] ; padio ;
- ; |examp1|OUT6[2] ; |examp1|OUT6[2] ; padio ;
- ; |examp1|OUT6[1] ; |examp1|OUT6[1] ; padio ;
- ; |examp1|OUT6[0] ; |examp1|OUT6[0] ; padio ;
- ; |examp1|Q6[3] ; |examp1|Q6[3] ; padio ;
- ; |examp1|Q6[2] ; |examp1|Q6[2] ; padio ;
- ; |examp1|Q6[1] ; |examp1|Q6[1] ; padio ;
- ; |examp1|Q6[0] ; |examp1|Q6[0] ; padio ;
- ; |examp1|Q7[3] ; |examp1|Q7[3] ; padio ;
- ; |examp1|Q7[2] ; |examp1|Q7[2] ; padio ;
- ; |examp1|Q7[1] ; |examp1|Q7[1] ; padio ;
- ; |examp1|Q7[0] ; |examp1|Q7[0] ; padio ;
- ; |examp1|Q8[3] ; |examp1|Q8[3] ; padio ;
- ; |examp1|Q8[2] ; |examp1|Q8[2] ; padio ;
- ; |examp1|Q8[1] ; |examp1|Q8[1] ; padio ;
- ; |examp1|Q8[0] ; |examp1|Q8[0] ; padio ;
- ; |examp1|Q9[3] ; |examp1|Q9[3] ; padio ;
- ; |examp1|Q9[2] ; |examp1|Q9[2] ; padio ;
- ; |examp1|Q9[1] ; |examp1|Q9[1] ; padio ;
- ; |examp1|Q9[0] ; |examp1|Q9[0] ; padio ;
- ; |examp1|QA[3] ; |examp1|QA[3] ; padio ;
- ; |examp1|QA[2] ; |examp1|QA[2] ; padio ;
- ; |examp1|QA[1] ; |examp1|QA[1] ; padio ;
- ; |examp1|QA[0] ; |examp1|QA[0] ; padio ;
- ; |examp1|QB[3] ; |examp1|QB[3] ; padio ;
- ; |examp1|QB[2] ; |examp1|QB[2] ; padio ;
- ; |examp1|QB[1] ; |examp1|QB[1] ; padio ;
- ; |examp1|QB[0] ; |examp1|QB[0] ; padio ;
- ; |examp1|OUTC[3] ; |examp1|OUTC[3] ; padio ;
- ; |examp1|OUTC[2] ; |examp1|OUTC[2] ; padio ;
- ; |examp1|OUTC[1] ; |examp1|OUTC[1] ; padio ;
- ; |examp1|OUTC[0] ; |examp1|OUTC[0] ; padio ;
- ; |examp1|QC[3] ; |examp1|QC[3] ; padio ;
- ; |examp1|QC[2] ; |examp1|QC[2] ; padio ;
- ; |examp1|QC[1] ; |examp1|QC[1] ; padio ;
- ; |examp1|QC[0] ; |examp1|QC[0] ; padio ;
- +----------------------------+----------------------------+------------------+
- The following table displays output ports that do not toggle to 0 during simulation.
- +----------------------------------------------------------------------------+
- ; Missing 0-Value Coverage ;
- +----------------------------+----------------------------+------------------+
- ; Node Name ; Output Port Name ; Output Port Type ;
- +----------------------------+----------------------------+------------------+
- ; |examp1|74160:inst2|49~22 ; |examp1|74160:inst2|49~22 ; data_out0 ;
- ; |examp1|74160:inst3|49~22 ; |examp1|74160:inst3|49~22 ; data_out0 ;
- ; |examp1|74160:inst6|49~22 ; |examp1|74160:inst6|49~22 ; data_out0 ;
- ; |examp1|74160:inst7|49~22 ; |examp1|74160:inst7|49~22 ; data_out0 ;
- ; |examp1|74160:inst8|49~22 ; |examp1|74160:inst8|49~22 ; data_out0 ;
- ; |examp1|74160:inst9|49~22 ; |examp1|74160:inst9|49~22 ; data_out0 ;
- ; |examp1|74160:inst10|49~22 ; |examp1|74160:inst10|49~22 ; data_out0 ;
- ; |examp1|74160:inst12|49~22 ; |examp1|74160:inst12|49~22 ; data_out0 ;
- ; |examp1|74160:inst13|49~22 ; |examp1|74160:inst13|49~22 ; data_out0 ;
- ; |examp1|74160:inst14|49~22 ; |examp1|74160:inst14|49~22 ; data_out0 ;
- ; |examp1|74160:inst15|49~22 ; |examp1|74160:inst15|49~22 ; data_out0 ;
- ; |examp1|74273:7|16 ; |examp1|74273:7|16 ; data_out0 ;
- ; |examp1|74273:7|17 ; |examp1|74273:7|17 ; data_out0 ;
- ; |examp1|74160:inst2|8 ; |examp1|74160:inst2|8 ; data_out0 ;
- ; |examp1|74273:8|16 ; |examp1|74273:8|16 ; data_out0 ;
- ; |examp1|74273:8|17 ; |examp1|74273:8|17 ; data_out0 ;
- ; |examp1|74273:8|18 ; |examp1|74273:8|18 ; data_out0 ;
- ; |examp1|74273:8|19 ; |examp1|74273:8|19 ; data_out0 ;
- ; |examp1|74160:inst3|8 ; |examp1|74160:inst3|8 ; data_out0 ;
- ; |examp1|74160:inst3|7 ; |examp1|74160:inst3|7 ; data_out0 ;
- ; |examp1|74273:10|16 ; |examp1|74273:10|16 ; data_out0 ;
- ; |examp1|74273:10|17 ; |examp1|74273:10|17 ; data_out0 ;
- ; |examp1|74273:10|18 ; |examp1|74273:10|18 ; data_out0 ;
- ; |examp1|74273:10|19 ; |examp1|74273:10|19 ; data_out0 ;
- ; |examp1|74160:inst6|8 ; |examp1|74160:inst6|8 ; data_out0 ;
- ; |examp1|74160:inst6|7 ; |examp1|74160:inst6|7 ; data_out0 ;
- ; |examp1|74273:11|16 ; |examp1|74273:11|16 ; data_out0 ;
- ; |examp1|74273:11|17 ; |examp1|74273:11|17 ; data_out0 ;
- ; |examp1|74273:11|18 ; |examp1|74273:11|18 ; data_out0 ;
- ; |examp1|74273:11|19 ; |examp1|74273:11|19 ; data_out0 ;
- ; |examp1|74160:inst7|8 ; |examp1|74160:inst7|8 ; data_out0 ;
- ; |examp1|74160:inst7|7 ; |examp1|74160:inst7|7 ; data_out0 ;
- ; |examp1|74273:12|16 ; |examp1|74273:12|16 ; data_out0 ;
- ; |examp1|74273:12|17 ; |examp1|74273:12|17 ; data_out0 ;
- ; |examp1|74273:12|18 ; |examp1|74273:12|18 ; data_out0 ;
- ; |examp1|74273:12|19 ; |examp1|74273:12|19 ; data_out0 ;
- ; |examp1|74160:inst8|8 ; |examp1|74160:inst8|8 ; data_out0 ;
- ; |examp1|74160:inst8|7 ; |examp1|74160:inst8|7 ; data_out0 ;
- ; |examp1|74160:inst9|8 ; |examp1|74160:inst9|8 ; data_out0 ;
- ; |examp1|74160:inst9|7 ; |examp1|74160:inst9|7 ; data_out0 ;
- ; |examp1|74160:inst10|8 ; |examp1|74160:inst10|8 ; data_out0 ;
- ; |examp1|74160:inst10|7 ; |examp1|74160:inst10|7 ; data_out0 ;
- ; |examp1|74160:inst12|8 ; |examp1|74160:inst12|8 ; data_out0 ;
- ; |examp1|74160:inst12|7 ; |examp1|74160:inst12|7 ; data_out0 ;
- ; |examp1|74160:inst13|8 ; |examp1|74160:inst13|8 ; data_out0 ;
- ; |examp1|74160:inst13|7 ; |examp1|74160:inst13|7 ; data_out0 ;
- ; |examp1|74160:inst14|8 ; |examp1|74160:inst14|8 ; data_out0 ;
- ; |examp1|74160:inst14|7 ; |examp1|74160:inst14|7 ; data_out0 ;
- ; |examp1|74273:19|16 ; |examp1|74273:19|16 ; data_out0 ;
- ; |examp1|74273:19|17 ; |examp1|74273:19|17 ; data_out0 ;
- ; |examp1|74273:19|18 ; |examp1|74273:19|18 ; data_out0 ;
- ; |examp1|74273:19|19 ; |examp1|74273:19|19 ; data_out0 ;
- ; |examp1|74160:inst15|8 ; |examp1|74160:inst15|8 ; data_out0 ;
- ; |examp1|74160:inst15|7 ; |examp1|74160:inst15|7 ; data_out0 ;
- ; |examp1|74160:inst3|28 ; |examp1|74160:inst3|28 ; data_out0 ;
- ; |examp1|74160:inst3|49~23 ; |examp1|74160:inst3|49~23 ; data_out0 ;
- ; |examp1|74160:inst6|28 ; |examp1|74160:inst6|28 ; data_out0 ;
- ; |examp1|74160:inst6|49~23 ; |examp1|74160:inst6|49~23 ; data_out0 ;
- ; |examp1|74160:inst7|28 ; |examp1|74160:inst7|28 ; data_out0 ;
- ; |examp1|74160:inst7|49~23 ; |examp1|74160:inst7|49~23 ; data_out0 ;
- ; |examp1|74160:inst8|28 ; |examp1|74160:inst8|28 ; data_out0 ;
- ; |examp1|74160:inst8|49~23 ; |examp1|74160:inst8|49~23 ; data_out0 ;
- ; |examp1|74160:inst9|28 ; |examp1|74160:inst9|28 ; data_out0 ;
- ; |examp1|74160:inst9|49~23 ; |examp1|74160:inst9|49~23 ; data_out0 ;
- ; |examp1|74160:inst10|28 ; |examp1|74160:inst10|28 ; data_out0 ;
- ; |examp1|74160:inst10|49~23 ; |examp1|74160:inst10|49~23 ; data_out0 ;
- ; |examp1|74160:inst12|28 ; |examp1|74160:inst12|28 ; data_out0 ;
- ; |examp1|74160:inst12|49~23 ; |examp1|74160:inst12|49~23 ; data_out0 ;
- ; |examp1|74160:inst13|28 ; |examp1|74160:inst13|28 ; data_out0 ;
- ; |examp1|74160:inst13|49~23 ; |examp1|74160:inst13|49~23 ; data_out0 ;
- ; |examp1|74160:inst14|28 ; |examp1|74160:inst14|28 ; data_out0 ;
- ; |examp1|74160:inst14|49~23 ; |examp1|74160:inst14|49~23 ; data_out0 ;
- ; |examp1|74160:inst15|28 ; |examp1|74160:inst15|28 ; data_out0 ;
- ; |examp1|74160:inst15|49~23 ; |examp1|74160:inst15|49~23 ; data_out0 ;
- ; |examp1|74273:14|19 ; |examp1|74273:14|19 ; data_out0 ;
- ; |examp1|74273:15|19 ; |examp1|74273:15|19 ; data_out0 ;
- ; |examp1|74273:14|18 ; |examp1|74273:14|18 ; data_out0 ;
- ; |examp1|74273:15|18 ; |examp1|74273:15|18 ; data_out0 ;
- ; |examp1|74273:14|17 ; |examp1|74273:14|17 ; data_out0 ;
- ; |examp1|74273:15|17 ; |examp1|74273:15|17 ; data_out0 ;
- ; |examp1|74273:14|16 ; |examp1|74273:14|16 ; data_out0 ;
- ; |examp1|74273:15|16 ; |examp1|74273:15|16 ; data_out0 ;
- ; |examp1|74273:18|19 ; |examp1|74273:18|19 ; data_out0 ;
- ; |examp1|74273:17|19 ; |examp1|74273:17|19 ; data_out0 ;
- ; |examp1|74273:16|19 ; |examp1|74273:16|19 ; data_out0 ;
- ; |examp1|74273:17|18 ; |examp1|74273:17|18 ; data_out0 ;
- ; |examp1|74273:18|18 ; |examp1|74273:18|18 ; data_out0 ;
- ; |examp1|74273:16|18 ; |examp1|74273:16|18 ; data_out0 ;
- ; |examp1|74273:18|17 ; |examp1|74273:18|17 ; data_out0 ;
- ; |examp1|74273:17|17 ; |examp1|74273:17|17 ; data_out0 ;
- ; |examp1|74273:16|17 ; |examp1|74273:16|17 ; data_out0 ;
- ; |examp1|74273:18|16 ; |examp1|74273:18|16 ; data_out0 ;
- ; |examp1|74273:17|16 ; |examp1|74273:17|16 ; data_out0 ;
- ; |examp1|74273:16|16 ; |examp1|74273:16|16 ; data_out0 ;
- ; |examp1|CLR ; |examp1|CLR~corein ; dataout ;
- ; |examp1|co2 ; |examp1|co2 ; padio ;
- ; |examp1|co3 ; |examp1|co3 ; padio ;
- ; |examp1|co4 ; |examp1|co4 ; padio ;
- ; |examp1|co5 ; |examp1|co5 ; padio ;
- ; |examp1|co6 ; |examp1|co6 ; padio ;
- ; |examp1|co7 ; |examp1|co7 ; padio ;
- ; |examp1|co8 ; |examp1|co8 ; padio ;
- ; |examp1|co9 ; |examp1|co9 ; padio ;
- ; |examp1|co10 ; |examp1|co10 ; padio ;
- ; |examp1|co11 ; |examp1|co11 ; padio ;
- ; |examp1|co12 ; |examp1|co12 ; padio ;
- ; |examp1|OUT2[3] ; |examp1|OUT2[3] ; padio ;
- ; |examp1|OUT2[2] ; |examp1|OUT2[2] ; padio ;
- ; |examp1|Q2[3] ; |examp1|Q2[3] ; padio ;
- ; |examp1|Q2[2] ; |examp1|Q2[2] ; padio ;
- ; |examp1|OUT3[3] ; |examp1|OUT3[3] ; padio ;
- ; |examp1|OUT3[2] ; |examp1|OUT3[2] ; padio ;
- ; |examp1|OUT3[1] ; |examp1|OUT3[1] ; padio ;
- ; |examp1|OUT3[0] ; |examp1|OUT3[0] ; padio ;
- ; |examp1|Q3[3] ; |examp1|Q3[3] ; padio ;
- ; |examp1|Q3[2] ; |examp1|Q3[2] ; padio ;
- ; |examp1|Q3[1] ; |examp1|Q3[1] ; padio ;
- ; |examp1|Q3[0] ; |examp1|Q3[0] ; padio ;
- ; |examp1|OUT4[3] ; |examp1|OUT4[3] ; padio ;
- ; |examp1|OUT4[2] ; |examp1|OUT4[2] ; padio ;
- ; |examp1|OUT4[1] ; |examp1|OUT4[1] ; padio ;
- ; |examp1|OUT4[0] ; |examp1|OUT4[0] ; padio ;
- ; |examp1|Q4[3] ; |examp1|Q4[3] ; padio ;
- ; |examp1|Q4[2] ; |examp1|Q4[2] ; padio ;
- ; |examp1|Q4[1] ; |examp1|Q4[1] ; padio ;
- ; |examp1|Q4[0] ; |examp1|Q4[0] ; padio ;
- ; |examp1|OUT5[3] ; |examp1|OUT5[3] ; padio ;
- ; |examp1|OUT5[2] ; |examp1|OUT5[2] ; padio ;
- ; |examp1|OUT5[1] ; |examp1|OUT5[1] ; padio ;
- ; |examp1|OUT5[0] ; |examp1|OUT5[0] ; padio ;
- ; |examp1|Q5[3] ; |examp1|Q5[3] ; padio ;
- ; |examp1|Q5[2] ; |examp1|Q5[2] ; padio ;
- ; |examp1|Q5[1] ; |examp1|Q5[1] ; padio ;
- ; |examp1|Q5[0] ; |examp1|Q5[0] ; padio ;
- ; |examp1|OUT6[3] ; |examp1|OUT6[3] ; padio ;
- ; |examp1|OUT6[2] ; |examp1|OUT6[2] ; padio ;
- ; |examp1|OUT6[1] ; |examp1|OUT6[1] ; padio ;
- ; |examp1|OUT6[0] ; |examp1|OUT6[0] ; padio ;
- ; |examp1|Q6[3] ; |examp1|Q6[3] ; padio ;
- ; |examp1|Q6[2] ; |examp1|Q6[2] ; padio ;
- ; |examp1|Q6[1] ; |examp1|Q6[1] ; padio ;
- ; |examp1|Q6[0] ; |examp1|Q6[0] ; padio ;
- ; |examp1|Q7[3] ; |examp1|Q7[3] ; padio ;
- ; |examp1|Q7[2] ; |examp1|Q7[2] ; padio ;
- ; |examp1|Q7[1] ; |examp1|Q7[1] ; padio ;
- ; |examp1|Q7[0] ; |examp1|Q7[0] ; padio ;
- ; |examp1|Q8[3] ; |examp1|Q8[3] ; padio ;
- ; |examp1|Q8[2] ; |examp1|Q8[2] ; padio ;
- ; |examp1|Q8[1] ; |examp1|Q8[1] ; padio ;
- ; |examp1|Q8[0] ; |examp1|Q8[0] ; padio ;
- ; |examp1|Q9[3] ; |examp1|Q9[3] ; padio ;
- ; |examp1|Q9[2] ; |examp1|Q9[2] ; padio ;
- ; |examp1|Q9[1] ; |examp1|Q9[1] ; padio ;
- ; |examp1|Q9[0] ; |examp1|Q9[0] ; padio ;
- ; |examp1|QA[3] ; |examp1|QA[3] ; padio ;
- ; |examp1|QA[2] ; |examp1|QA[2] ; padio ;
- ; |examp1|QA[1] ; |examp1|QA[1] ; padio ;
- ; |examp1|QA[0] ; |examp1|QA[0] ; padio ;
- ; |examp1|QB[3] ; |examp1|QB[3] ; padio ;
- ; |examp1|QB[2] ; |examp1|QB[2] ; padio ;
- ; |examp1|QB[1] ; |examp1|QB[1] ; padio ;
- ; |examp1|QB[0] ; |examp1|QB[0] ; padio ;
- ; |examp1|OUTC[3] ; |examp1|OUTC[3] ; padio ;
- ; |examp1|OUTC[2] ; |examp1|OUTC[2] ; padio ;
- ; |examp1|OUTC[1] ; |examp1|OUTC[1] ; padio ;
- ; |examp1|OUTC[0] ; |examp1|OUTC[0] ; padio ;
- ; |examp1|QC[3] ; |examp1|QC[3] ; padio ;
- ; |examp1|QC[2] ; |examp1|QC[2] ; padio ;
- ; |examp1|QC[1] ; |examp1|QC[1] ; padio ;
- ; |examp1|QC[0] ; |examp1|QC[0] ; padio ;
- +----------------------------+----------------------------+------------------+
- +---------------------+
- ; Simulator INI Usage ;
- +--------+------------+
- ; Option ; Usage ;
- +--------+------------+
- +--------------------+
- ; Simulator Messages ;
- +--------------------+
- Info: *******************************************************************
- Info: Running Quartus II Simulator
- Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
- Info: Processing started: Mon Apr 19 09:55:34 2010
- Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off examp1 -c examp1
- Info: Using vector source file "F:/gtt2/examp1.vwf"
- Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
- Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
- Info: Simulation partitioned into 1 sub-simulations
- Info: Simulation coverage is 42.18 %
- Info: Number of transitions in simulation is 90176
- Info: Quartus II Simulator was successful. 0 errors, 0 warnings
- Info: Allocated 99 megabytes of memory during processing
- Info: Processing ended: Mon Apr 19 09:55:36 2010
- Info: Elapsed time: 00:00:02