扫描程序

开发平台：

VHDL

examp1.tan.summary：源码内容

							--------------------------------------------------------------------------------------
Timing Analyzer Summary
--------------------------------------------------------------------------------------
Type           : Worst-case tco
Slack          : N/A
Required Time  : None
Actual Time    : 100.800 ns
From           : 74160:inst15|9
To             : co12
From Clock     : SIGNAL
To Clock       : --
Failed Paths   : 0
Type           : Clock Setup: 'CLK'
Slack          : N/A
Required Time  : None
Actual Time    : 11.35 MHz ( period = 88.100 ns )
From           : 74160:inst15|6
To             : 74273:19|19
From Clock     : CLK
To Clock       : CLK
Failed Paths   : 0
Type           : Clock Setup: 'SIGNAL'
Slack          : N/A
Required Time  : None
Actual Time    : 64.94 MHz ( period = 15.400 ns )
From           : 74160:inst14|9
To             : 74160:inst14|7
From Clock     : SIGNAL
To Clock       : SIGNAL
Failed Paths   : 0
Type           : Clock Hold: 'CLK'
Slack          : Not operational: Clock Skew > Data Delay
Required Time  : None
Actual Time    : N/A
From           : 74160:inst15|6
To             : 74160:inst15|6
From Clock     : CLK
To Clock       : CLK
Failed Paths   : 77
Type           : Clock Hold: 'SIGNAL'
Slack          : Not operational: Clock Skew > Data Delay
Required Time  : None
Actual Time    : N/A
From           : 74160:inst15|6
To             : 74160:inst15|6
From Clock     : SIGNAL
To Clock       : SIGNAL
Failed Paths   : 77
Type           : Total number of failed paths
Slack          : 
Required Time  : 
Actual Time    : 
From           : 
To             : 
From Clock     : 
To Clock       : 
Failed Paths   : 154
--------------------------------------------------------------------------------------

						