开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > uCOS > 查看源码
M52233DEMO.mem
资源名称：ucos.rar　[点击查看]
上传用户：dongxin
上传日期：2022-06-22
资源大小：370k
文件大小：44k
源码类别：

uCOS

开发平台：

Others

M52233DEMO.mem：源码内容
  1. // Memory Configuration File
  2. //
  3. // Description:
  4. //  A memory configuration file contains commands that define the legally accessible
  5. //  areas of memory for your specific board. Useful for example when the debugger
  6. //  tries to display the content of a "char *" variable, that has not yet been initialized.
  7. //  In this case the debugger may try to read from a bogus address, which could cause a
  8. //  bus error.
  9. //
  10. // Board:
  11. //  Freescale M52233DEMO
  12. //
  13. // Reference:
  14. //  Kirin_2E_SoC_Guide.pdf
  17. // All reserved ranges read back 0xBABA...
  18. reservedchar 0xBA
  21. //         Memory Map:
  22. //         ----------------------------------------------------------------------
  23. range      0x00000000 0x0003FFFF 4 Read         // 256 KByte Internal Flash Memory
  24. reserved   0x00040000 0x1FFFFFFF
  25. range      0x20000000 0x20007FFF 1 ReadWrite    // 32 Kbytes Internal SRAM
  26. reserved   0x20008000 0x3FFFFFFF
  27. //         0x40000000 0x401F000F                // Memory Mapped Registers (IPSBAR= 0x40000000)
  28. reserved   0x401F0010 0xFFFFFFFF
  31. //         Memory Mapped Registers (IPSBAR_BASE= 0x40000000):
  32. //         ----------------------------------------------------------------------
  34. // System Control Module Registers
  35. range      0x40000008 0x4000000B 4 ReadWrite    // SCM_RAMBAR
  36. range      0x4000000C 0x4000000F 4 ReadWrite    // PPMRH
  37. range      0x40000010 0x40000010 1 ReadWrite    // CRSR
  38. range      0x40000011 0x40000011 1 ReadWrite    // CWCR
  40. // Power Management Registers
  41. range      0x40000012 0x40000012 1 ReadWrite    // LPICR
  43. // System Control Module Registers
  44. range      0x40000013 0x40000013 1 ReadWrite    // CWSR
  45. range      0x40000014 0x40000017 4 ReadWrite    // DMAREQC
  46. range      0x40000018 0x4000001B 4 ReadWrite    // PPMRL
  47. range      0x4000001C 0x4000001F 4 ReadWrite    // MPARK
  48. range      0x40000020 0x40000020 1 ReadWrite    // MPR
  49. range      0x40000021 0x40000021 1 Write        // PPMRS
  50. range      0x40000022 0x40000022 1 Write        // PPMRC
  51. range      0x40000023 0x40000023 1 ReadWrite    // IPSBMT
  52. range      0x40000024 0x40000024 1 ReadWrite    // PACR0
  53. range      0x40000025 0x40000025 1 ReadWrite    // PACR1
  54. range      0x40000026 0x40000026 1 ReadWrite    // PACR2
  55. range      0x40000027 0x40000027 1 ReadWrite    // PACR3
  56. range      0x40000028 0x40000028 1 ReadWrite    // PACR4
  57. range      0x40000029 0x40000029 1 ReadWrite    // PACR5
  58. range      0x4000002A 0x4000002A 1 ReadWrite    // PACR6
  59. range      0x4000002B 0x4000002B 1 ReadWrite    // PACR7
  60. range      0x4000002C 0x4000002C 1 ReadWrite    // PACR8
  61. reserved   0x4000002D 0x4000002F
  62. range      0x40000030 0x40000030 1 ReadWrite    // GPACR0
  63. range      0x40000031 0x40000031 1 ReadWrite    // GPACR1
  64. reserved   0x40000032 0x400000FF
  66. // DMA Channel 0 Registers
  67. range      0x40000100 0x40000103 4 ReadWrite    // SAR0
  68. range      0x40000104 0x40000107 4 ReadWrite    // DAR0
  69. range      0x40000108 0x4000010B 1 ReadWrite    // BCR0(ReadWrite) / DSR0(ReadWrite)
  70. range      0x4000010C 0x4000010F 4 ReadWrite    // DCR0
  72. // DMA Channel 1 Registers
  73. range      0x40000110 0x40000113 4 ReadWrite    // SAR1
  74. range      0x40000114 0x40000117 4 ReadWrite    // DAR1
  75. range      0x40000118 0x4000011B 1 ReadWrite    // BCR1(ReadWrite) / DSR1(ReadWrite)
  76. range      0x4000011C 0x4000011F 4 ReadWrite    // DCR1
  78. // DMA Channel 2 Registers
  79. range      0x40000120 0x40000123 4 ReadWrite    // SAR2
  80. range      0x40000124 0x40000127 4 ReadWrite    // DAR2
  81. range      0x40000128 0x4000012B 1 ReadWrite    // BCR2(ReadWrite) / DSR2(ReadWrite)
  82. range      0x4000012C 0x4000012F 4 ReadWrite    // DCR2
  84. // DMA Channel 3 Registers
  85. range      0x40000130 0x40000133 4 ReadWrite    // SAR3
  86. range      0x40000134 0x40000137 4 ReadWrite    // DAR3
  87. range      0x40000138 0x4000013B 1 ReadWrite    // BCR3(ReadWrite) / DSR3(ReadWrite)
  88. range      0x4000013C 0x4000013F 4 ReadWrite    // DCR3
  89. reserved   0x40000140 0x400001FF
  91. // UART0 Registers
  92. range      0x40000200 0x40000200 1 ReadWrite    // UMR10(ReadWrite) / UMR20(ReadWrite)
  93. reserved   0x40000201 0x40000203
  94. range      0x40000204 0x40000204 1 ReadWrite    // UCSR0(Write) / USR0(Read)
  95. reserved   0x40000205 0x40000207
  96. range      0x40000208 0x40000208 1 Write        // UCR0
  97. reserved   0x40000209 0x4000020B
  98. range      0x4000020C 0x4000020C 1 ReadWrite    // URB0(Read) / UTB0(Write)
  99. reserved   0x4000020D 0x4000020F
  100. range      0x40000210 0x40000210 1 ReadWrite    // UACR0(Write) / UIPCR0(Read)
  101. reserved   0x40000211 0x40000213
  102. range      0x40000214 0x40000214 1 ReadWrite    // UIMR0(Write) / UISR0(Read)
  103. reserved   0x40000215 0x40000217
  104. range      0x40000218 0x40000218 1 Write        // UBG10
  105. reserved   0x40000219 0x4000021B
  106. range      0x4000021C 0x4000021C 1 Write        // UBG20
  107. reserved   0x4000021D 0x40000233
  108. range      0x40000234 0x40000234 1 Read         // UIP0
  109. reserved   0x40000235 0x40000237
  110. range      0x40000238 0x40000238 1 Write        // UOP10
  111. reserved   0x40000239 0x4000023B
  112. range      0x4000023C 0x4000023C 1 Write        // UOP00
  113. reserved   0x4000023D 0x4000023F
  115. // UART1 Registers
  116. range      0x40000240 0x40000240 1 ReadWrite    // UMR11(ReadWrite) / UMR21(ReadWrite)
  117. reserved   0x40000241 0x40000243
  118. range      0x40000244 0x40000244 1 ReadWrite    // UCSR1(Write) / USR1(Read)
  119. reserved   0x40000245 0x40000247
  120. range      0x40000248 0x40000248 1 Write        // UCR1
  121. reserved   0x40000249 0x4000024B
  122. range      0x4000024C 0x4000024C 1 ReadWrite    // URB1(Read) / UTB1(Write)
  123. reserved   0x4000024D 0x4000024F
  124. range      0x40000250 0x40000250 1 ReadWrite    // UACR1(Write) / UIPCR1(Read)
  125. reserved   0x40000251 0x40000253
  126. range      0x40000254 0x40000254 1 ReadWrite    // UIMR1(Write) / UISR1(Read)
  127. reserved   0x40000255 0x40000257
  128. range      0x40000258 0x40000258 1 Write        // UBG11
  129. reserved   0x40000259 0x4000025B
  130. range      0x4000025C 0x4000025C 1 Write        // UBG21
  131. reserved   0x4000025D 0x40000273
  132. range      0x40000274 0x40000274 1 Read         // UIP1
  133. reserved   0x40000275 0x40000277
  134. range      0x40000278 0x40000278 1 Write        // UOP11
  135. reserved   0x40000279 0x4000027B
  136. range      0x4000027C 0x4000027C 1 Write        // UOP01
  137. reserved   0x4000027D 0x4000027F
  139. // UART2 Registers
  140. range      0x40000280 0x40000280 1 ReadWrite    // UMR12(ReadWrite) / UMR22(ReadWrite)
  141. reserved   0x40000281 0x40000283
  142. range      0x40000284 0x40000284 1 ReadWrite    // UCSR2(Write) / USR2(Read)
  143. reserved   0x40000285 0x40000287
  144. range      0x40000288 0x40000288 1 Write        // UCR2
  145. reserved   0x40000289 0x4000028B
  146. range      0x4000028C 0x4000028C 1 ReadWrite    // URB2(Read) / UTB2(Write)
  147. reserved   0x4000028D 0x4000028F
  148. range      0x40000290 0x40000290 1 ReadWrite    // UACR2(Write) / UIPCR2(Read)
  149. reserved   0x40000291 0x40000293
  150. range      0x40000294 0x40000294 1 ReadWrite    // UIMR2(Write) / UISR2(Read)
  151. reserved   0x40000295 0x40000297
  152. range      0x40000298 0x40000298 1 Write        // UBG12
  153. reserved   0x40000299 0x4000029B
  154. range      0x4000029C 0x4000029C 1 Write        // UBG22
  155. reserved   0x4000029D 0x400002B3
  156. range      0x400002B4 0x400002B4 1 Read         // UIP2
  157. reserved   0x400002B5 0x400002B7
  158. range      0x400002B8 0x400002B8 1 Write        // UOP12
  159. reserved   0x400002B9 0x400002BB
  160. range      0x400002BC 0x400002BC 1 Write        // UOP02
  161. reserved   0x400002BD 0x400002FF
  163. // I2C Registers
  164. range      0x40000300 0x40000300 1 ReadWrite    // I2ADR
  165. reserved   0x40000301 0x40000303
  166. range      0x40000304 0x40000304 1 ReadWrite    // I2FDR
  167. reserved   0x40000305 0x40000307
  168. range      0x40000308 0x40000308 1 ReadWrite    // I2CR
  169. reserved   0x40000309 0x4000030B
  170. range      0x4000030C 0x4000030C 1 ReadWrite    // I2SR
  171. reserved   0x4000030D 0x4000030F
  172. range      0x40000310 0x40000310 1 ReadWrite    // I2DR
  173. reserved   0x40000311 0x4000033F
  175. // Queued Serial Peripheral Interface Module Registers
  176. range      0x40000340 0x40000341 2 ReadWrite    // QMR
  177. reserved   0x40000342 0x40000343
  178. range      0x40000344 0x40000345 2 ReadWrite    // QDLYR
  179. reserved   0x40000346 0x40000347
  180. range      0x40000348 0x40000349 2 ReadWrite    // QWR
  181. reserved   0x4000034A 0x4000034B
  182. range      0x4000034C 0x4000034D 2 ReadWrite    // QIR
  183. reserved   0x4000034E 0x4000034F
  184. range      0x40000350 0x40000351 2 ReadWrite    // QAR
  185. reserved   0x40000352 0x40000353
  186. range      0x40000354 0x40000355 2 ReadWrite    // QDR
  187. reserved   0x40000356 0x400003BF
  189. // RTC Module Registers
  190. range      0x400003C0 0x400003C3 4 ReadWrite    // HOURMIN
  191. range      0x400003C4 0x400003C7 4 ReadWrite    // SECONDS
  192. range      0x400003C8 0x400003CB 4 ReadWrite    // ALRM_HM
  193. range      0x400003CC 0x400003CF 4 ReadWrite    // ALRM_SEC
  194. range      0x400003D0 0x400003D3 4 ReadWrite    // RTCCTL
  195. range      0x400003D4 0x400003D7 4 ReadWrite    // RTCISR
  196. range      0x400003D8 0x400003DB 4 ReadWrite    // RTCIENR
  197. range      0x400003DC 0x400003DF 4 ReadWrite    // STPWCH
  198. range      0x400003E0 0x400003E3 4 ReadWrite    // DAYS
  199. range      0x400003E4 0x400003E7 4 ReadWrite    // ALRM_DAY
  200. reserved   0x400003E8 0x400003FF
  202. // DMA Timer Module 0 Registers
  203. range      0x40000400 0x40000401 2 ReadWrite    // DTMR0
  204. range      0x40000402 0x40000402 1 ReadWrite    // DTXMR0
  205. range      0x40000403 0x40000403 1 ReadWrite    // DTER0
  206. range      0x40000404 0x40000407 4 ReadWrite    // DTRR0
  207. range      0x40000408 0x4000040B 4 Read         // DTCR0
  208. range      0x4000040C 0x4000040F 4 ReadWrite    // DTCN0
  209. reserved   0x40000410 0x4000043F
  211. // DMA Timer Module 1 Registers
  212. range      0x40000440 0x40000441 2 ReadWrite    // DTMR1
  213. range      0x40000442 0x40000442 1 ReadWrite    // DTXMR1
  214. range      0x40000443 0x40000443 1 ReadWrite    // DTER1
  215. range      0x40000444 0x40000447 4 ReadWrite    // DTRR1
  216. range      0x40000448 0x4000044B 4 Read         // DTCR1
  217. range      0x4000044C 0x4000044F 4 ReadWrite    // DTCN1
  218. reserved   0x40000450 0x4000047F
  220. // DMA Timer Module 2 Registers
  221. range      0x40000480 0x40000481 2 ReadWrite    // DTMR2
  222. range      0x40000482 0x40000482 1 ReadWrite    // DTXMR2
  223. range      0x40000483 0x40000483 1 ReadWrite    // DTER2
  224. range      0x40000484 0x40000487 4 ReadWrite    // DTRR2
  225. range      0x40000488 0x4000048B 4 Read         // DTCR2
  226. range      0x4000048C 0x4000048F 4 ReadWrite    // DTCN2
  227. reserved   0x40000490 0x400004BF
  229. // DMA Timer Module 3 Registers
  230. range      0x400004C0 0x400004C1 2 ReadWrite    // DTMR3
  231. range      0x400004C2 0x400004C2 1 ReadWrite    // DTXMR3
  232. range      0x400004C3 0x400004C3 1 ReadWrite    // DTER3
  233. range      0x400004C4 0x400004C7 4 ReadWrite    // DTRR3
  234. range      0x400004C8 0x400004CB 4 Read         // DTCR3
  235. range      0x400004CC 0x400004CF 4 ReadWrite    // DTCN3
  236. reserved   0x400004D0 0x40000BFF
  238. // Interrupt Controller Module 0 Registers
  239. range      0x40000C00 0x40000C03 4 Read         // IPRH0
  240. range      0x40000C04 0x40000C07 4 Read         // IPRL0
  241. range      0x40000C08 0x40000C0B 4 ReadWrite    // IMRH0
  242. range      0x40000C0C 0x40000C0F 4 ReadWrite    // IMRL0
  243. range      0x40000C10 0x40000C13 4 ReadWrite    // INTFRCH0
  244. range      0x40000C14 0x40000C17 4 ReadWrite    // INTFRCL0
  245. range      0x40000C18 0x40000C18 1 Read         // IRLR0
  246. range      0x40000C19 0x40000C19 1 Read         // IACKLPR0
  247. reserved   0x40000C1A 0x40000C40
  248. range      0x40000C41 0x40000C41 1 Read         // ICR001
  249. range      0x40000C42 0x40000C42 1 Read         // ICR002
  250. range      0x40000C43 0x40000C43 1 Read         // ICR003
  251. range      0x40000C44 0x40000C44 1 Read         // ICR004
  252. range      0x40000C45 0x40000C45 1 Read         // ICR005
  253. range      0x40000C46 0x40000C46 1 Read         // ICR006
  254. range      0x40000C47 0x40000C47 1 Read         // ICR007
  255. range      0x40000C48 0x40000C48 1 ReadWrite    // ICR008
  256. range      0x40000C49 0x40000C49 1 ReadWrite    // ICR009
  257. range      0x40000C4A 0x40000C4A 1 ReadWrite    // ICR010
  258. range      0x40000C4B 0x40000C4B 1 ReadWrite    // ICR011
  259. range      0x40000C4C 0x40000C4C 1 ReadWrite    // ICR012
  260. range      0x40000C4D 0x40000C4D 1 ReadWrite    // ICR013
  261. range      0x40000C4E 0x40000C4E 1 ReadWrite    // ICR014
  262. range      0x40000C4F 0x40000C4F 1 ReadWrite    // ICR015
  263. range      0x40000C50 0x40000C50 1 ReadWrite    // ICR016
  264. range      0x40000C51 0x40000C51 1 ReadWrite    // ICR017
  265. range      0x40000C52 0x40000C52 1 ReadWrite    // ICR018
  266. range      0x40000C53 0x40000C53 1 ReadWrite    // ICR019
  267. range      0x40000C54 0x40000C54 1 ReadWrite    // ICR020
  268. range      0x40000C55 0x40000C55 1 ReadWrite    // ICR021
  269. range      0x40000C56 0x40000C56 1 ReadWrite    // ICR022
  270. range      0x40000C57 0x40000C57 1 ReadWrite    // ICR023
  271. range      0x40000C58 0x40000C58 1 ReadWrite    // ICR024
  272. range      0x40000C59 0x40000C59 1 ReadWrite    // ICR025
  273. range      0x40000C5A 0x40000C5A 1 ReadWrite    // ICR026
  274. range      0x40000C5B 0x40000C5B 1 ReadWrite    // ICR027
  275. range      0x40000C5C 0x40000C5C 1 ReadWrite    // ICR028
  276. range      0x40000C5D 0x40000C5D 1 ReadWrite    // ICR029
  277. range      0x40000C5E 0x40000C5E 1 ReadWrite    // ICR030
  278. range      0x40000C5F 0x40000C5F 1 ReadWrite    // ICR031
  279. range      0x40000C60 0x40000C60 1 ReadWrite    // ICR032
  280. range      0x40000C61 0x40000C61 1 ReadWrite    // ICR033
  281. range      0x40000C62 0x40000C62 1 ReadWrite    // ICR034
  282. range      0x40000C63 0x40000C63 1 ReadWrite    // ICR035
  283. range      0x40000C64 0x40000C64 1 ReadWrite    // ICR036
  284. range      0x40000C65 0x40000C65 1 ReadWrite    // ICR037
  285. range      0x40000C66 0x40000C66 1 ReadWrite    // ICR038
  286. range      0x40000C67 0x40000C67 1 ReadWrite    // ICR039
  287. range      0x40000C68 0x40000C68 1 ReadWrite    // ICR040
  288. range      0x40000C69 0x40000C69 1 ReadWrite    // ICR041
  289. range      0x40000C6A 0x40000C6A 1 ReadWrite    // ICR042
  290. range      0x40000C6B 0x40000C6B 1 ReadWrite    // ICR043
  291. range      0x40000C6C 0x40000C6C 1 ReadWrite    // ICR044
  292. range      0x40000C6D 0x40000C6D 1 ReadWrite    // ICR045
  293. range      0x40000C6E 0x40000C6E 1 ReadWrite    // ICR046
  294. range      0x40000C6F 0x40000C6F 1 ReadWrite    // ICR047
  295. range      0x40000C70 0x40000C70 1 ReadWrite    // ICR048
  296. range      0x40000C71 0x40000C71 1 ReadWrite    // ICR049
  297. range      0x40000C72 0x40000C72 1 ReadWrite    // ICR050
  298. range      0x40000C73 0x40000C73 1 ReadWrite    // ICR051
  299. range      0x40000C74 0x40000C74 1 ReadWrite    // ICR052
  300. range      0x40000C75 0x40000C75 1 ReadWrite    // ICR053
  301. range      0x40000C76 0x40000C76 1 ReadWrite    // ICR054
  302. range      0x40000C77 0x40000C77 1 ReadWrite    // ICR055
  303. range      0x40000C78 0x40000C78 1 ReadWrite    // ICR056
  304. range      0x40000C79 0x40000C79 1 ReadWrite    // ICR057
  305. range      0x40000C7A 0x40000C7A 1 ReadWrite    // ICR058
  306. range      0x40000C7B 0x40000C7B 1 ReadWrite    // ICR059
  307. range      0x40000C7C 0x40000C7C 1 ReadWrite    // ICR060
  308. range      0x40000C7D 0x40000C7D 1 ReadWrite    // ICR061
  309. range      0x40000C7E 0x40000C7E 1 ReadWrite    // ICR062
  310. range      0x40000C7F 0x40000C7F 1 ReadWrite    // ICR063
  311. reserved   0x40000C80 0x40000CDF
  312. range      0x40000CE0 0x40000CE0 1 Read         // SWIACK0
  313. reserved   0x40000CE1 0x40000CE3
  314. range      0x40000CE4 0x40000CE4 1 Read         // L1IACK0
  315. reserved   0x40000CE5 0x40000CE7
  316. range      0x40000CE8 0x40000CE8 1 Read         // L2IACK0
  317. reserved   0x40000CE9 0x40000CEB
  318. range      0x40000CEC 0x40000CEC 1 Read         // L3IACK0
  319. reserved   0x40000CED 0x40000CEF
  320. range      0x40000CF0 0x40000CF0 1 Read         // L4IACK0
  321. reserved   0x40000CF1 0x40000CF3
  322. range      0x40000CF4 0x40000CF4 1 Read         // L5IACK0
  323. reserved   0x40000CF5 0x40000CF7
  324. range      0x40000CF8 0x40000CF8 1 Read         // L6IACK0
  325. reserved   0x40000CF9 0x40000CFB
  326. range      0x40000CFC 0x40000CFC 1 Read         // L7IACK0
  327. reserved   0x40000CFD 0x40000CFF
  329. // Interrupt Controller Module 1 Registers
  330. range      0x40000D00 0x40000D03 4 Read         // IPRH1
  331. range      0x40000D04 0x40000D07 4 Read         // IPRL1
  332. range      0x40000D08 0x40000D0B 4 ReadWrite    // IMRH1
  333. range      0x40000D0C 0x40000D0F 4 ReadWrite    // IMRL1
  334. range      0x40000D10 0x40000D13 4 ReadWrite    // INTFRCH1
  335. range      0x40000D14 0x40000D17 4 ReadWrite    // INTFRCL1
  336. range      0x40000D18 0x40000D18 1 Read         // IRLR1
  337. range      0x40000D19 0x40000D19 1 Read         // IACKLPR1
  338. reserved   0x40000D1A 0x40000D40
  339. range      0x40000D41 0x40000D41 1 Read         // ICR101
  340. range      0x40000D42 0x40000D42 1 Read         // ICR102
  341. range      0x40000D43 0x40000D43 1 Read         // ICR103
  342. range      0x40000D44 0x40000D44 1 Read         // ICR104
  343. range      0x40000D45 0x40000D45 1 Read         // ICR105
  344. range      0x40000D46 0x40000D46 1 Read         // ICR106
  345. range      0x40000D47 0x40000D47 1 Read         // ICR107
  346. range      0x40000D48 0x40000D48 1 ReadWrite    // ICR108
  347. range      0x40000D49 0x40000D49 1 ReadWrite    // ICR109
  348. range      0x40000D4A 0x40000D4A 1 ReadWrite    // ICR110
  349. range      0x40000D4B 0x40000D4B 1 ReadWrite    // ICR111
  350. range      0x40000D4C 0x40000D4C 1 ReadWrite    // ICR112
  351. range      0x40000D4D 0x40000D4D 1 ReadWrite    // ICR113
  352. range      0x40000D4E 0x40000D4E 1 ReadWrite    // ICR114
  353. range      0x40000D4F 0x40000D4F 1 ReadWrite    // ICR115
  354. range      0x40000D50 0x40000D50 1 ReadWrite    // ICR116
  355. range      0x40000D51 0x40000D51 1 ReadWrite    // ICR117
  356. range      0x40000D52 0x40000D52 1 ReadWrite    // ICR118
  357. range      0x40000D53 0x40000D53 1 ReadWrite    // ICR119
  358. range      0x40000D54 0x40000D54 1 ReadWrite    // ICR120
  359. range      0x40000D55 0x40000D55 1 ReadWrite    // ICR121
  360. range      0x40000D56 0x40000D56 1 ReadWrite    // ICR122
  361. range      0x40000D57 0x40000D57 1 ReadWrite    // ICR123
  362. range      0x40000D58 0x40000D58 1 ReadWrite    // ICR124
  363. range      0x40000D59 0x40000D59 1 ReadWrite    // ICR125
  364. range      0x40000D5A 0x40000D5A 1 ReadWrite    // ICR126
  365. range      0x40000D5B 0x40000D5B 1 ReadWrite    // ICR127
  366. range      0x40000D5C 0x40000D5C 1 ReadWrite    // ICR128
  367. range      0x40000D5D 0x40000D5D 1 ReadWrite    // ICR129
  368. range      0x40000D5E 0x40000D5E 1 ReadWrite    // ICR130
  369. range      0x40000D5F 0x40000D5F 1 ReadWrite    // ICR131
  370. range      0x40000D60 0x40000D60 1 ReadWrite    // ICR132
  371. range      0x40000D61 0x40000D61 1 ReadWrite    // ICR133
  372. range      0x40000D62 0x40000D62 1 ReadWrite    // ICR134
  373. range      0x40000D63 0x40000D63 1 ReadWrite    // ICR135
  374. range      0x40000D64 0x40000D64 1 ReadWrite    // ICR136
  375. range      0x40000D65 0x40000D65 1 ReadWrite    // ICR137
  376. range      0x40000D66 0x40000D66 1 ReadWrite    // ICR138
  377. range      0x40000D67 0x40000D67 1 ReadWrite    // ICR139
  378. range      0x40000D68 0x40000D68 1 ReadWrite    // ICR140
  379. range      0x40000D69 0x40000D69 1 ReadWrite    // ICR141
  380. range      0x40000D6A 0x40000D6A 1 ReadWrite    // ICR142
  381. range      0x40000D6B 0x40000D6B 1 ReadWrite    // ICR143
  382. range      0x40000D6C 0x40000D6C 1 ReadWrite    // ICR144
  383. range      0x40000D6D 0x40000D6D 1 ReadWrite    // ICR145
  384. range      0x40000D6E 0x40000D6E 1 ReadWrite    // ICR146
  385. range      0x40000D6F 0x40000D6F 1 ReadWrite    // ICR147
  386. range      0x40000D70 0x40000D70 1 ReadWrite    // ICR148
  387. range      0x40000D71 0x40000D71 1 ReadWrite    // ICR149
  388. range      0x40000D72 0x40000D72 1 ReadWrite    // ICR150
  389. range      0x40000D73 0x40000D73 1 ReadWrite    // ICR151
  390. range      0x40000D74 0x40000D74 1 ReadWrite    // ICR152
  391. range      0x40000D75 0x40000D75 1 ReadWrite    // ICR153
  392. range      0x40000D76 0x40000D76 1 ReadWrite    // ICR154
  393. range      0x40000D77 0x40000D77 1 ReadWrite    // ICR155
  394. range      0x40000D78 0x40000D78 1 ReadWrite    // ICR156
  395. range      0x40000D79 0x40000D79 1 ReadWrite    // ICR157
  396. range      0x40000D7A 0x40000D7A 1 ReadWrite    // ICR158
  397. range      0x40000D7B 0x40000D7B 1 ReadWrite    // ICR159
  398. range      0x40000D7C 0x40000D7C 1 ReadWrite    // ICR160
  399. range      0x40000D7D 0x40000D7D 1 ReadWrite    // ICR161
  400. range      0x40000D7E 0x40000D7E 1 ReadWrite    // ICR162
  401. range      0x40000D7F 0x40000D7F 1 ReadWrite    // ICR163
  402. reserved   0x40000D80 0x40000DDF
  403. range      0x40000DE0 0x40000DE0 1 Read         // SWIACK1
  404. reserved   0x40000DE1 0x40000DE3
  405. range      0x40000DE4 0x40000DE4 1 Read         // L1IACK1
  406. reserved   0x40000DE5 0x40000DE7
  407. range      0x40000DE8 0x40000DE8 1 Read         // L2IACK1
  408. reserved   0x40000DE9 0x40000DEB
  409. range      0x40000DEC 0x40000DEC 1 Read         // L3IACK1
  410. reserved   0x40000DED 0x40000DEF
  411. range      0x40000DF0 0x40000DF0 1 Read         // L4IACK1
  412. reserved   0x40000DF1 0x40000DF3
  413. range      0x40000DF4 0x40000DF4 1 Read         // L5IACK1
  414. reserved   0x40000DF5 0x40000DF7
  415. range      0x40000DF8 0x40000DF8 1 Read         // L6IACK1
  416. reserved   0x40000DF9 0x40000DFB
  417. range      0x40000DFC 0x40000DFC 1 Read         // L7IACK1
  418. reserved   0x40000DFD 0x40000FDF
  420. // Global Software and Level m IACK Registers
  421. range      0x40000FE0 0x40000FE0 1 Read         // GSWIACK
  422. reserved   0x40000FE1 0x40000FE3
  423. range      0x40000FE4 0x40000FE4 1 Read         // GL1IACK
  424. reserved   0x40000FE5 0x40000FE7
  425. range      0x40000FE8 0x40000FE8 1 Read         // GL2IACK
  426. reserved   0x40000FE9 0x40000FEB
  427. range      0x40000FEC 0x40000FEC 1 Read         // GL3IACK
  428. reserved   0x40000FED 0x40000FEF
  429. range      0x40000FF0 0x40000FF0 1 Read         // GL4IACK
  430. reserved   0x40000FF1 0x40000FF3
  431. range      0x40000FF4 0x40000FF4 1 Read         // GL5IACK
  432. reserved   0x40000FF5 0x40000FF7
  433. range      0x40000FF8 0x40000FF8 1 Read         // GL6IACK
  434. reserved   0x40000FF9 0x40000FFB
  435. range      0x40000FFC 0x40000FFC 1 Read         // GL7IACK
  436. reserved   0x40000FFD 0x40001003
  438. // FEC Module Registers
  439. range      0x40001004 0x40001007 4 ReadWrite    // EIR
  440. range      0x40001008 0x4000100B 4 ReadWrite    // EIMR
  441. reserved   0x4000100C 0x4000100F
  442. range      0x40001010 0x40001013 4 ReadWrite    // RDAR
  443. range      0x40001014 0x40001017 4 ReadWrite    // TDAR
  444. reserved   0x40001018 0x40001023
  445. range      0x40001024 0x40001027 4 ReadWrite    // ECR
  446. reserved   0x40001028 0x4000103F
  447. range      0x40001040 0x40001043 4 ReadWrite    // MMFR
  448. range      0x40001044 0x40001047 4 ReadWrite    // MSCR
  449. reserved   0x40001048 0x40001063
  450. range      0x40001064 0x40001067 4 ReadWrite    // MIBC
  451. reserved   0x40001068 0x40001083
  452. range      0x40001084 0x40001087 4 ReadWrite    // FEC_RCR
  453. reserved   0x40001088 0x400010C3
  454. range      0x400010C4 0x400010C7 4 ReadWrite    // TCR
  455. reserved   0x400010C8 0x400010E3
  456. range      0x400010E4 0x400010E7 4 ReadWrite    // PALR
  457. range      0x400010E8 0x400010EB 4 ReadWrite    // PAUR
  458. range      0x400010EC 0x400010EF 4 ReadWrite    // OPD
  459. reserved   0x400010F0 0x40001117
  460. range      0x40001118 0x4000111B 4 ReadWrite    // IAUR
  461. range      0x4000111C 0x4000111F 4 ReadWrite    // IALR
  462. range      0x40001120 0x40001123 4 ReadWrite    // GAUR
  463. range      0x40001124 0x40001127 4 ReadWrite    // GALR
  464. reserved   0x40001128 0x40001143
  465. range      0x40001144 0x40001147 4 ReadWrite    // TFWR
  466. reserved   0x40001148 0x4000114B
  467. range      0x4000114C 0x4000114F 4 Read         // FRBR
  468. range      0x40001150 0x40001153 4 ReadWrite    // FRSR
  469. reserved   0x40001154 0x4000117F
  470. range      0x40001180 0x40001183 4 ReadWrite    // ERDSR
  471. range      0x40001184 0x40001187 4 ReadWrite    // ETSDR
  472. range      0x40001188 0x4000118B 4 ReadWrite    // EMRBR
  473. reserved   0x4000118C 0x400011FF
  474. range      0x40001200 0x40001203 4 ReadWrite    // RMON_T_DROP
  475. range      0x40001204 0x40001207 4 ReadWrite    // RMON_T_PACKETS
  476. range      0x40001208 0x4000120B 4 ReadWrite    // RMON_T_BC_PKT
  477. range      0x4000120C 0x4000120F 4 ReadWrite    // RMON_T_MC_PKT
  478. range      0x40001210 0x40001213 4 ReadWrite    // RMON_T_CRC_ALIGN
  479. range      0x40001214 0x40001217 4 ReadWrite    // RMON_T_UNDERSIZE
  480. range      0x40001218 0x4000121B 4 ReadWrite    // RMON_T_OVERSIZE
  481. range      0x4000121C 0x4000121F 4 ReadWrite    // RMON_T_FRAG
  482. range      0x40001220 0x40001223 4 ReadWrite    // RMON_T_JAB
  483. range      0x40001224 0x40001227 4 ReadWrite    // RMON_T_COL
  484. range      0x40001228 0x4000122B 4 ReadWrite    // RMON_T_P64
  485. range      0x4000122C 0x4000122F 4 ReadWrite    // RMON_T_P65TO127
  486. range      0x40001230 0x40001233 4 ReadWrite    // RMON_T_P128TO255
  487. range      0x40001234 0x40001237 4 ReadWrite    // RMON_T_P256TO511
  488. range      0x40001238 0x4000123B 4 ReadWrite    // RMON_T_P512TO1023
  489. range      0x4000123C 0x4000123F 4 ReadWrite    // RMON_T_P1024TO2047
  490. range      0x40001240 0x40001243 4 ReadWrite    // RMON_T_P_GTE2048
  491. range      0x40001244 0x40001247 4 ReadWrite    // RMON_T_OCTETS
  492. range      0x40001248 0x4000124B 4 ReadWrite    // IEEE_T_DROP
  493. range      0x4000124C 0x4000124F 4 ReadWrite    // IEEE_T_FRAME_OK
  494. range      0x40001250 0x40001253 4 ReadWrite    // IEEE_T_1COL
  495. range      0x40001254 0x40001257 4 ReadWrite    // IEEE_T_MCOL
  496. range      0x40001258 0x4000125B 4 ReadWrite    // IEEE_T_DEF
  497. range      0x4000125C 0x4000125F 4 ReadWrite    // IEEE_T_LCOL
  498. range      0x40001260 0x40001263 4 ReadWrite    // IEEE_T_EXCOL
  499. range      0x40001264 0x40001267 4 ReadWrite    // IEEE_T_MACERR
  500. range      0x40001268 0x4000126B 4 ReadWrite    // IEEE_T_CSERR
  501. range      0x4000126C 0x4000126F 4 ReadWrite    // IEEE_T_SQE
  502. range      0x40001270 0x40001273 4 ReadWrite    // IEEE_T_FDXFC
  503. range      0x40001274 0x40001277 4 ReadWrite    // IEEE_T_OCTETS_OK
  504. reserved   0x40001278 0x40001283
  505. range      0x40001284 0x40001287 4 ReadWrite    // RMON_R_PACKETS
  506. range      0x40001288 0x4000128B 4 ReadWrite    // RMON_R_BC_PKT
  507. range      0x4000128C 0x4000128F 4 ReadWrite    // RMON_R_MC_PKT
  508. range      0x40001290 0x40001293 4 ReadWrite    // RMON_R_CRC_ALIGN
  509. range      0x40001294 0x40001297 4 ReadWrite    // RMON_R_UNDERSIZE
  510. range      0x40001298 0x4000129B 4 ReadWrite    // RMON_R_OVERSIZE
  511. range      0x4000129C 0x4000129F 4 ReadWrite    // RMON_R_FRAG
  512. range      0x400012A0 0x400012A3 4 ReadWrite    // RMON_R_JAB
  513. range      0x400012A4 0x400012A7 4 ReadWrite    // RMON_R_RESVD_0
  514. range      0x400012A8 0x400012AB 4 ReadWrite    // RMON_R_P64
  515. range      0x400012AC 0x400012AF 4 ReadWrite    // RMON_R_P65TO127
  516. range      0x400012B0 0x400012B3 4 ReadWrite    // RMON_R_P128TO255
  517. range      0x400012B4 0x400012B7 4 ReadWrite    // RMON_R_P256TO511
  518. range      0x400012B8 0x400012BB 4 ReadWrite    // RMON_R_P512TO1023
  519. range      0x400012BC 0x400012BF 4 ReadWrite    // RMON_R_P1024TO2047
  520. range      0x400012C0 0x400012C3 4 ReadWrite    // RMON_R_P_GTE2048
  521. range      0x400012C4 0x400012C7 4 ReadWrite    // RMON_R_OCTETS
  522. range      0x400012C8 0x400012CB 4 ReadWrite    // IEEE_R_DROP
  523. range      0x400012CC 0x400012CF 4 ReadWrite    // IEEE_R_FRAME_OK
  524. range      0x400012D0 0x400012D3 4 ReadWrite    // IEEE_R_CRC
  525. range      0x400012D4 0x400012D7 4 ReadWrite    // IEEE_R_ALIGN
  526. range      0x400012D8 0x400012DB 4 ReadWrite    // IEEE_R_MACERR
  527. range      0x400012DC 0x400012DF 4 ReadWrite    // IEEE_R_FDXFC
  528. range      0x400012E0 0x400012E3 4 ReadWrite    // IEEE_R_OCTETS_OK
  529. reserved   0x400012E4 0x40100007
  531. // General Purpose I/O Port NQ Registers
  532. range      0x40100008 0x40100008 1 ReadWrite    // PORTNQ
  533. reserved   0x40100009 0x40100009
  535. // General Purpose I/O Port AN Registers
  536. range      0x4010000A 0x4010000A 1 ReadWrite    // PORTAN
  538. // General Purpose I/O Port AS Registers
  539. range      0x4010000B 0x4010000B 1 ReadWrite    // PORTAS
  541. // General Purpose I/O Port QS Registers
  542. range      0x4010000C 0x4010000C 1 ReadWrite    // PORTQS
  543. reserved   0x4010000D 0x4010000D
  545. // General Purpose I/O Port TA Registers
  546. range      0x4010000E 0x4010000E 1 ReadWrite    // PORTTA
  548. // General Purpose I/O Port TC Registers
  549. range      0x4010000F 0x4010000F 1 ReadWrite    // PORTTC
  551. // General Purpose I/O Port TD Registers
  552. range      0x40100010 0x40100010 1 ReadWrite    // PORTTD
  554. // General Purpose I/O Port UA Registers
  555. range      0x40100011 0x40100011 1 ReadWrite    // PORTUA
  557. // General Purpose I/O Port UB Registers
  558. range      0x40100012 0x40100012 1 ReadWrite    // PORTUB
  560. // General Purpose I/O Port UC Registers
  561. range      0x40100013 0x40100013 1 ReadWrite    // PORTUC
  563. // General Purpose I/O Port DD Registers
  564. range      0x40100014 0x40100014 1 ReadWrite    // PORTDD
  566. // General Purpose I/O Port LD Registers
  567. range      0x40100015 0x40100015 1 ReadWrite    // PORTLD
  569. // General Purpose I/O Port GP Registers
  570. range      0x40100016 0x40100016 1 ReadWrite    // PORTGP
  571. reserved   0x40100017 0x4010001F
  573. // General Purpose I/O Port NQ Registers
  574. range      0x40100020 0x40100020 1 ReadWrite    // DDRNQ
  575. reserved   0x40100021 0x40100021
  577. // General Purpose I/O Port AN Registers
  578. range      0x40100022 0x40100022 1 ReadWrite    // DDRAN
  580. // General Purpose I/O Port AS Registers
  581. range      0x40100023 0x40100023 1 ReadWrite    // DDRAS
  583. // General Purpose I/O Port QS Registers
  584. range      0x40100024 0x40100024 1 ReadWrite    // DDRQS
  585. reserved   0x40100025 0x40100025
  587. // General Purpose I/O Port TA Registers
  588. range      0x40100026 0x40100026 1 ReadWrite    // DDRTA
  590. // General Purpose I/O Port TC Registers
  591. range      0x40100027 0x40100027 1 ReadWrite    // DDRTC
  593. // General Purpose I/O Port TD Registers
  594. range      0x40100028 0x40100028 1 ReadWrite    // DDRTD
  596. // General Purpose I/O Port UA Registers
  597. range      0x40100029 0x40100029 1 ReadWrite    // DDRUA
  599. // General Purpose I/O Port UB Registers
  600. range      0x4010002A 0x4010002A 1 ReadWrite    // DDRUB
  602. // General Purpose I/O Port UC Registers
  603. range      0x4010002B 0x4010002B 1 ReadWrite    // DDRUC
  605. // General Purpose I/O Port DD Registers
  606. range      0x4010002C 0x4010002C 1 ReadWrite    // DDRDD
  608. // General Purpose I/O Port LD Registers
  609. range      0x4010002D 0x4010002D 1 ReadWrite    // DDRLD
  611. // General Purpose I/O Port GP Registers
  612. range      0x4010002E 0x4010002E 1 ReadWrite    // DDRGP
  613. reserved   0x4010002F 0x40100037
  615. // General Purpose I/O Port NQ Registers
  616. range      0x40100038 0x40100038 1 ReadWrite    // SETNQ
  617. reserved   0x40100039 0x40100039
  619. // General Purpose I/O Port AN Registers
  620. range      0x4010003A 0x4010003A 1 ReadWrite    // SETAN
  622. // General Purpose I/O Port AS Registers
  623. range      0x4010003B 0x4010003B 1 ReadWrite    // SETAS
  625. // General Purpose I/O Port QS Registers
  626. range      0x4010003C 0x4010003C 1 ReadWrite    // SETQS
  627. reserved   0x4010003D 0x4010003D
  629. // General Purpose I/O Port TA Registers
  630. range      0x4010003E 0x4010003E 1 ReadWrite    // SETTA
  632. // General Purpose I/O Port TC Registers
  633. range      0x4010003F 0x4010003F 1 ReadWrite    // SETTC
  635. // General Purpose I/O Port TD Registers
  636. range      0x40100040 0x40100040 1 ReadWrite    // SETTD
  638. // General Purpose I/O Port UA Registers
  639. range      0x40100041 0x40100041 1 ReadWrite    // SETUA
  641. // General Purpose I/O Port UB Registers
  642. range      0x40100042 0x40100042 1 ReadWrite    // SETUB
  644. // General Purpose I/O Port UC Registers
  645. range      0x40100043 0x40100043 1 ReadWrite    // SETUC
  647. // General Purpose I/O Port DD Registers
  648. range      0x40100044 0x40100044 1 ReadWrite    // SETDD
  650. // General Purpose I/O Port LD Registers
  651. range      0x40100045 0x40100045 1 ReadWrite    // SETLD
  653. // General Purpose I/O Port GP Registers
  654. range      0x40100046 0x40100046 1 ReadWrite    // SETGP
  655. reserved   0x40100047 0x4010004F
  657. // General Purpose I/O Port NQ Registers
  658. range      0x40100050 0x40100050 1 ReadWrite    // CLRNQ
  659. reserved   0x40100051 0x40100051
  661. // General Purpose I/O Port AN Registers
  662. range      0x40100052 0x40100052 1 ReadWrite    // CLRAN
  664. // General Purpose I/O Port AS Registers
  665. range      0x40100053 0x40100053 1 ReadWrite    // CLRAS
  667. // General Purpose I/O Port QS Registers
  668. range      0x40100054 0x40100054 1 ReadWrite    // CLRQS
  669. reserved   0x40100055 0x40100055
  671. // General Purpose I/O Port TA Registers
  672. range      0x40100056 0x40100056 1 ReadWrite    // CLRTA
  674. // General Purpose I/O Port TC Registers
  675. range      0x40100057 0x40100057 1 ReadWrite    // CLRTC
  677. // General Purpose I/O Port TD Registers
  678. range      0x40100058 0x40100058 1 ReadWrite    // CLRTD
  680. // General Purpose I/O Port UA Registers
  681. range      0x40100059 0x40100059 1 ReadWrite    // CLRUA
  683. // General Purpose I/O Port UB Registers
  684. range      0x4010005A 0x4010005A 1 ReadWrite    // CLRUB
  686. // General Purpose I/O Port UC Registers
  687. range      0x4010005B 0x4010005B 1 ReadWrite    // CLRUC
  689. // General Purpose I/O Port DD Registers
  690. range      0x4010005C 0x4010005C 1 ReadWrite    // CLRDD
  692. // General Purpose I/O Port LD Registers
  693. range      0x4010005D 0x4010005D 1 ReadWrite    // CLRLD
  695. // General Purpose I/O Port GP Registers
  696. range      0x4010005E 0x4010005E 1 ReadWrite    // CLRGP
  697. reserved   0x4010005F 0x40100067
  699. // General Purpose I/O Port NQ Registers
  700. range      0x40100068 0x40100069 2 ReadWrite    // PNQPAR
  702. // General Purpose I/O Port AN Registers
  703. range      0x4010006A 0x4010006A 1 ReadWrite    // PANPAR
  705. // General Purpose I/O Port AS Registers
  706. range      0x4010006B 0x4010006B 1 ReadWrite    // PASPAR
  708. // General Purpose I/O Port QS Registers
  709. range      0x4010006C 0x4010006D 2 ReadWrite    // PQSPAR
  711. // General Purpose I/O Port TA Registers
  712. range      0x4010006E 0x4010006E 1 ReadWrite    // PTAPAR
  714. // General Purpose I/O Port TC Registers
  715. range      0x4010006F 0x4010006F 1 ReadWrite    // PTCPAR
  717. // General Purpose I/O Port TD Registers
  718. range      0x40100070 0x40100070 1 ReadWrite    // PTDPAR
  720. // General Purpose I/O Port UA Registers
  721. range      0x40100071 0x40100071 1 ReadWrite    // PUAPAR
  723. // General Purpose I/O Port UB Registers
  724. range      0x40100072 0x40100072 1 ReadWrite    // PUBPAR
  726. // General Purpose I/O Port UC Registers
  727. range      0x40100073 0x40100073 1 ReadWrite    // PUCPAR
  729. // General Purpose I/O Port DD Registers
  730. range      0x40100074 0x40100074 1 ReadWrite    // PDDPAR
  732. // General Purpose I/O Port LD Registers
  733. range      0x40100075 0x40100075 1 ReadWrite    // PLDPAR
  735. // General Purpose I/O Port GP Registers
  736. range      0x40100076 0x40100076 1 ReadWrite    // PGPPAR
  737. reserved   0x40100077 0x40100077
  739. // Common GPIO Registers
  740. range      0x40100078 0x40100079 2 ReadWrite    // PWOR
  741. range      0x4010007A 0x4010007B 2 ReadWrite    // PDSR1
  742. range      0x4010007C 0x4010007F 4 ReadWrite    // PDSR0
  743. reserved   0x40100080 0x4010FFFF
  745. // Reset controller Module Registers
  746. range      0x40110000 0x40110000 1 ReadWrite    // ResetController_RCR
  747. range      0x40110001 0x40110001 1 Read         // RSR
  748. reserved   0x40110002 0x40110003
  750. // Chip Configuration Module Registers
  751. range      0x40110004 0x40110005 2 ReadWrite    // CCR
  752. reserved   0x40110006 0x40110006
  754. // Power Management Registers
  755. range      0x40110007 0x40110007 1 ReadWrite    // PowerManagement_LPCR
  757. // Chip Configuration Module Registers
  758. range      0x40110008 0x40110009 2 Read         // RCON
  759. range      0x4011000A 0x4011000B 2 Read         // CIR
  760. reserved   0x4011000C 0x4011FFFF
  762. // Clock Module Registers
  763. range      0x40120000 0x40120001 2 ReadWrite    // SYNCR
  764. range      0x40120002 0x40120002 1 Read         // SYNSR
  765. reserved   0x40120003 0x40120006
  766. range      0x40120007 0x40120007 1 ReadWrite    // ClockModule_LPCR
  767. range      0x40120008 0x40120008 1 ReadWrite    // CCHR
  768. reserved   0x40120009 0x4012000B
  769. range      0x4012000C 0x4012000F 4 ReadWrite    // RTCDR
  770. reserved   0x40120010 0x4012FFFF
  772. // Edge Port Registers
  773. range      0x40130000 0x40130001 2 ReadWrite    // EPPAR0
  774. range      0x40130002 0x40130002 1 ReadWrite    // EPDDR0
  775. range      0x40130003 0x40130003 1 ReadWrite    // EPIER0
  776. range      0x40130004 0x40130004 1 ReadWrite    // EPDR0
  777. range      0x40130005 0x40130005 1 Read         // EPPDR0
  778. range      0x40130006 0x40130006 1 ReadWrite    // EPFR0
  779. reserved   0x40130007 0x4013FFFF
  780. range      0x40140000 0x40140001 2 ReadWrite    // EPPAR1
  781. range      0x40140002 0x40140002 1 ReadWrite    // EPDDR1
  782. range      0x40140003 0x40140003 1 ReadWrite    // EPIER1
  783. range      0x40140004 0x40140004 1 ReadWrite    // EPDR1
  784. range      0x40140005 0x40140005 1 Read         // EPPDR1
  785. range      0x40140006 0x40140006 1 ReadWrite    // EPFR1
  786. reserved   0x40140007 0x4014FFFF
  788. // Programmable Interrupt Timer 0 Modules Registers
  789. range      0x40150000 0x40150001 2 ReadWrite    // PCSR0
  790. range      0x40150002 0x40150003 2 ReadWrite    // PMR0
  791. range      0x40150004 0x40150005 2 Read         // PCNTR0
  792. reserved   0x40150006 0x4015FFFF
  794. // Programmable Interrupt Timer 1 Modules Registers
  795. range      0x40160000 0x40160001 2 ReadWrite    // PCSR1
  796. range      0x40160002 0x40160003 2 ReadWrite    // PMR1
  797. range      0x40160004 0x40160005 2 Read         // PCNTR1
  798. reserved   0x40160006 0x4018FFFF
  800. // Analog-to-Digital Converter (ADC) Registers
  801. range      0x40190000 0x40190001 2 ReadWrite    // CTRL1
  802. range      0x40190002 0x40190003 2 ReadWrite    // CTRL2
  803. range      0x40190004 0x40190005 2 ReadWrite    // ADZCC
  804. range      0x40190006 0x40190007 2 ReadWrite    // ADLST1
  805. range      0x40190008 0x40190009 2 ReadWrite    // ADLST2
  806. range      0x4019000A 0x4019000B 2 ReadWrite    // ADSDIS
  807. range      0x4019000C 0x4019000D 2 ReadWrite    // ADSTAT
  808. range      0x4019000E 0x4019000F 2 ReadWrite    // ADLSTAT
  809. range      0x40190010 0x40190011 2 ReadWrite    // ADZCSTAT
  810. range      0x40190012 0x40190013 2 ReadWrite    // ADRSLT0
  811. range      0x40190014 0x40190015 2 ReadWrite    // ADRSLT1
  812. range      0x40190016 0x40190017 2 ReadWrite    // ADRSLT2
  813. range      0x40190018 0x40190019 2 ReadWrite    // ADRSLT3
  814. range      0x4019001A 0x4019001B 2 ReadWrite    // ADRSLT4
  815. range      0x4019001C 0x4019001D 2 ReadWrite    // ADRSLT5
  816. range      0x4019001E 0x4019001F 2 ReadWrite    // ADRSLT6
  817. range      0x40190020 0x40190021 2 ReadWrite    // ADRSLT7
  818. range      0x40190022 0x40190023 2 ReadWrite    // ADLLMT0
  819. range      0x40190024 0x40190025 2 ReadWrite    // ADLLMT1
  820. range      0x40190026 0x40190027 2 ReadWrite    // ADLLMT2
  821. range      0x40190028 0x40190029 2 ReadWrite    // ADLLMT3
  822. range      0x4019002A 0x4019002B 2 ReadWrite    // ADLLMT4
  823. range      0x4019002C 0x4019002D 2 ReadWrite    // ADLLMT5
  824. range      0x4019002E 0x4019002F 2 ReadWrite    // ADLLMT6
  825. range      0x40190030 0x40190031 2 ReadWrite    // ADLLMT7
  826. range      0x40190032 0x40190033 2 ReadWrite    // ADHLMT0
  827. range      0x40190034 0x40190035 2 ReadWrite    // ADHLMT1
  828. range      0x40190036 0x40190037 2 ReadWrite    // ADHLMT2
  829. range      0x40190038 0x40190039 2 ReadWrite    // ADHLMT3
  830. range      0x4019003A 0x4019003B 2 ReadWrite    // ADHLMT4
  831. range      0x4019003C 0x4019003D 2 ReadWrite    // ADHLMT5
  832. range      0x4019003E 0x4019003F 2 ReadWrite    // ADHLMT6
  833. range      0x40190040 0x40190041 2 ReadWrite    // ADHLMT7
  834. range      0x40190042 0x40190043 2 ReadWrite    // ADOFS0
  835. range      0x40190044 0x40190045 2 ReadWrite    // ADOFS1
  836. range      0x40190046 0x40190047 2 ReadWrite    // ADOFS2
  837. range      0x40190048 0x40190049 2 ReadWrite    // ADOFS3
  838. range      0x4019004A 0x4019004B 2 ReadWrite    // ADOFS4
  839. range      0x4019004C 0x4019004D 2 ReadWrite    // ADOFS5
  840. range      0x4019004E 0x4019004F 2 ReadWrite    // ADOFS6
  841. range      0x40190050 0x40190051 2 ReadWrite    // ADOFS7
  842. range      0x40190052 0x40190053 2 ReadWrite    // POWER
  843. range      0x40190054 0x40190055 2 ReadWrite    // CAL
  844. reserved   0x40190056 0x4019FFFF
  846. // General Purpose Timer module Registers
  847. range      0x401A0000 0x401A0000 1 ReadWrite    // GPTIOS
  848. range      0x401A0001 0x401A0001 1 ReadWrite    // GPTCFORC
  849. range      0x401A0002 0x401A0002 1 ReadWrite    // GPTOC3M
  850. range      0x401A0003 0x401A0003 1 ReadWrite    // GPTOC3D
  851. range      0x401A0004 0x401A0005 2 Read         // GPTCNT
  852. range      0x401A0006 0x401A0006 1 ReadWrite    // GPTSCR1
  853. reserved   0x401A0007 0x401A0007
  854. range      0x401A0008 0x401A0008 1 ReadWrite    // GPTTOV
  855. range      0x401A0009 0x401A0009 1 ReadWrite    // GPTCTL1
  856. reserved   0x401A000A 0x401A000A
  857. range      0x401A000B 0x401A000B 1 ReadWrite    // GPTCTL2
  858. range      0x401A000C 0x401A000C 1 ReadWrite    // GPTIE
  859. range      0x401A000D 0x401A000D 1 ReadWrite    // GPTSCR2
  860. range      0x401A000E 0x401A000E 1 ReadWrite    // GPTFLG1
  861. range      0x401A000F 0x401A000F 1 ReadWrite    // GPTFLG2
  862. range      0x401A0010 0x401A0011 2 ReadWrite    // GPTC0
  863. range      0x401A0012 0x401A0013 2 ReadWrite    // GPTC1
  864. range      0x401A0014 0x401A0015 2 ReadWrite    // GPTC2
  865. range      0x401A0016 0x401A0017 2 ReadWrite    // GPTC3
  866. range      0x401A0018 0x401A0018 1 ReadWrite    // GPTPACTL
  867. range      0x401A0019 0x401A0019 1 ReadWrite    // GPTPAFLG
  868. range      0x401A001A 0x401A001B 2 ReadWrite    // GPTPACNT
  869. reserved   0x401A001C 0x401A001C
  870. range      0x401A001D 0x401A001D 1 ReadWrite    // GPTPORT
  871. range      0x401A001E 0x401A001E 1 ReadWrite    // GPTDDR
  872. reserved   0x401A001F 0x401AFFFF
  874. // Pulse Width Modulation Registers
  875. range      0x401B0000 0x401B0000 1 ReadWrite    // PWME
  876. range      0x401B0001 0x401B0001 1 ReadWrite    // PWMPOL
  877. range      0x401B0002 0x401B0002 1 ReadWrite    // PWMCLK
  878. range      0x401B0003 0x401B0003 1 ReadWrite    // PWMPRCLK
  879. range      0x401B0004 0x401B0004 1 ReadWrite    // PWMCAE
  880. range      0x401B0005 0x401B0005 1 ReadWrite    // PWMCTL
  881. reserved   0x401B0006 0x401B0007
  882. range      0x401B0008 0x401B0008 1 ReadWrite    // PWMSCLA
  883. range      0x401B0009 0x401B0009 1 ReadWrite    // PWMSCLB
  884. reserved   0x401B000A 0x401B000B
  885. range      0x401B000C 0x401B000C 1 ReadWrite    // PWMCNT0
  886. range      0x401B000D 0x401B000D 1 ReadWrite    // PWMCNT1
  887. range      0x401B000E 0x401B000E 1 ReadWrite    // PWMCNT2
  888. range      0x401B000F 0x401B000F 1 ReadWrite    // PWMCNT3
  889. range      0x401B0010 0x401B0010 1 ReadWrite    // PWMCNT4
  890. range      0x401B0011 0x401B0011 1 ReadWrite    // PWMCNT5
  891. range      0x401B0012 0x401B0012 1 ReadWrite    // PWMCNT6
  892. range      0x401B0013 0x401B0013 1 ReadWrite    // PWMCNT7
  893. range      0x401B0014 0x401B0014 1 ReadWrite    // PWMPER0
  894. range      0x401B0015 0x401B0015 1 ReadWrite    // PWMPER1
  895. range      0x401B0016 0x401B0016 1 ReadWrite    // PWMPER2
  896. range      0x401B0017 0x401B0017 1 ReadWrite    // PWMPER3
  897. range      0x401B0018 0x401B0018 1 ReadWrite    // PWMPER4
  898. range      0x401B0019 0x401B0019 1 ReadWrite    // PWMPER5
  899. range      0x401B001A 0x401B001A 1 ReadWrite    // PWMPER6
  900. range      0x401B001B 0x401B001B 1 ReadWrite    // PWMPER7
  901. range      0x401B001C 0x401B001C 1 ReadWrite    // PWMDTY0
  902. range      0x401B001D 0x401B001D 1 ReadWrite    // PWMDTY1
  903. range      0x401B001E 0x401B001E 1 ReadWrite    // PWMDTY2
  904. range      0x401B001F 0x401B001F 1 ReadWrite    // PWMDTY3
  905. range      0x401B0020 0x401B0020 1 ReadWrite    // PWMDTY4
  906. range      0x401B0021 0x401B0021 1 ReadWrite    // PWMDTY5
  907. range      0x401B0022 0x401B0022 1 ReadWrite    // PWMDTY6
  908. range      0x401B0023 0x401B0023 1 ReadWrite    // PWMDTY7
  909. range      0x401B0024 0x401B0024 1 ReadWrite    // PWMSDN
  910. reserved   0x401B0025 0x401BFFFF
  912. // Flex Controller Area Network Registers
  913. range      0x401C0000 0x401C0003 4 ReadWrite    // CANMCR
  914. range      0x401C0004 0x401C0007 4 ReadWrite    // CANCTRL
  915. range      0x401C0008 0x401C000B 4 ReadWrite    // TIMER
  916. reserved   0x401C000C 0x401C000F
  917. range      0x401C0010 0x401C0013 4 ReadWrite    // RXGMASK
  918. range      0x401C0014 0x401C0017 4 ReadWrite    // RX14MASK
  919. range      0x401C0018 0x401C001B 4 ReadWrite    // RX15MASK
  920. range      0x401C001C 0x401C001F 4 ReadWrite    // ERRCNT
  921. range      0x401C0020 0x401C0023 4 ReadWrite    // ERRSTAT
  922. reserved   0x401C0024 0x401C0027
  923. range      0x401C0028 0x401C002B 4 ReadWrite    // IMASK
  924. reserved   0x401C002C 0x401C002F
  925. range      0x401C0030 0x401C0033 4 ReadWrite    // IFLAG
  926. reserved   0x401C0034 0x401CFFFF
  928. // Coldfire Flash Module Registers
  929. range      0x401D0000 0x401D0001 2 ReadWrite    // CFMMCR
  930. range      0x401D0002 0x401D0002 1 ReadWrite    // CFMCLKD
  931. reserved   0x401D0003 0x401D0007
  932. range      0x401D0008 0x401D000B 4 Read         // CFMSEC
  933. reserved   0x401D000C 0x401D000F
  934. range      0x401D0010 0x401D0013 4 ReadWrite    // CFMPROT
  935. range      0x401D0014 0x401D0017 4 ReadWrite    // CFMSACC
  936. range      0x401D0018 0x401D001B 4 ReadWrite    // CFMDACC
  937. reserved   0x401D001C 0x401D001F
  938. range      0x401D0020 0x401D0020 1 ReadWrite    // CFMUSTAT
  939. reserved   0x401D0021 0x401D0023
  940. range      0x401D0024 0x401D0024 1 ReadWrite    // CFMCMD
  941. reserved   0x401D0025 0x401D0049
  942. range      0x401D004A 0x401D004B 2 Read         // CFMCLKSEL
  943. reserved   0x401D004C 0x401DFFFF
  945. // EPHY Module Registers
  946. range      0x401E0000 0x401E0000 1 ReadWrite    // EPHYCTL0
  947. range      0x401E0001 0x401E0001 1 ReadWrite    // EPHYCTL1
  948. range      0x401E0002 0x401E0002 1 ReadWrite    // EPHYSR
  949. reserved   0x401E0003 0x401EFFFF
  951. // Random Number Generator Accelerator Registers
  952. range      0x401F0000 0x401F0003 4 ReadWrite    // RNGCR
  953. range      0x401F0004 0x401F0007 4 Read         // RNGSR
  954. range      0x401F0008 0x401F000B 4 Write        // RNGER
  955. range      0x401F000C 0x401F000F 4 Read         // RNGOUT