2410addr.s
上传用户:wealth48
上传日期:2022-06-24
资源大小:1701k
文件大小:22k
源码类别:

uCOS

开发平台:

C/C++

  1. ;====================================================================
  2. ; File Name : 2410addr.a
  3. ; Function  : S3C2410 Define Address Register (Assembly)
  4. ; Program   : Shin, On Pil (SOP)
  5. ; Date      : May 06, 2002
  6. ; Version   : 0.0
  7. ; History
  8. ;   0.0 : Programming start (February 18,2002) -> SOP
  9. ;         INTERRUPT rPRIORITY 0x4a00000a -> 0x4a00000c       (May 06, 2002 SOP)
  10. ;         RTC BCD DAY and DATE Register Name Correction      (May 06, 2002 SOP) 
  11. ;====================================================================
  12.         GBLL   BIG_ENDIAN__
  13. BIG_ENDIAN__   SETL   {FALSE}
  14. ;=================
  15. ; Memory control 
  16. ;=================
  17. BWSCON      EQU  0x48000000     ;Bus width & wait status
  18. BANKCON0    EQU  0x48000004     ;Boot ROM control
  19. BANKCON1    EQU  0x48000008     ;BANK1 control
  20. BANKCON2    EQU  0x4800000c     ;BANK2 cControl
  21. BANKCON3    EQU  0x48000010     ;BANK3 control
  22. BANKCON4    EQU  0x48000014     ;BANK4 control
  23. BANKCON5    EQU  0x48000018     ;BANK5 control
  24. BANKCON6    EQU  0x4800001c     ;BANK6 control
  25. BANKCON7    EQU  0x48000020     ;BANK7 control
  26. REFRESH     EQU  0x48000024     ;DRAM/SDRAM refresh
  27. BANKSIZE    EQU  0x48000028     ;Flexible Bank Size
  28. MRSRB6      EQU  0x4800002c     ;Mode register set for SDRAM
  29. MRSRB7      EQU  0x48000030     ;Mode register set for SDRAM
  30. ;=================
  31. ; USB Host
  32. ;=================
  33. ;=================
  34. ; INTERRUPT
  35. ;=================
  36. SRCPND       EQU  0x4a000000    ;Interrupt request status
  37. INTMOD       EQU  0x4a000004    ;Interrupt mode control
  38. INTMSK       EQU  0x4a000008    ;Interrupt mask control
  39. PRIORITY     EQU  0x4a00000c    ;IRQ priority control           <-- May 06, 2002 SOP
  40. INTPND       EQU  0x4a000010    ;Interrupt request status
  41. INTOFFSET    EQU  0x4a000014    ;Interruot request source offset
  42. SUSSRCPND    EQU  0x4a000018    ;Sub source pending
  43. INTSUBMSK    EQU  0x4a00001c    ;Interrupt sub mask
  44. ;=================
  45. ; DMA
  46. ;=================
  47. DISRC0       EQU  0x4b000000    ;DMA 0 Initial source
  48. DISRCC0      EQU  0x4b000004    ;DMA 0 Initial source control
  49. DIDST0       EQU  0x4b000008    ;DMA 0 Initial Destination
  50. DIDSTC0      EQU  0x4b00000c    ;DMA 0 Initial Destination control
  51. DCON0        EQU  0x4b000010    ;DMA 0 Control
  52. DSTAT0       EQU  0x4b000014    ;DMA 0 Status
  53. DCSRC0       EQU  0x4b000018    ;DMA 0 Current source
  54. DCDST0       EQU  0x4b00001c    ;DMA 0 Current destination
  55. DMASKTRIG0   EQU  0x4b000020    ;DMA 0 Mask trigger
  56. DISRC1       EQU  0x4b000040    ;DMA 1 Initial source
  57. DISRCC1      EQU  0x4b000044    ;DMA 1 Initial source control
  58. DIDST1       EQU  0x4b000048    ;DMA 1 Initial Destination
  59. DIDSTC1      EQU  0x4b00004c    ;DMA 1 Initial Destination control
  60. DCON1        EQU  0x4b000050    ;DMA 1 Control
  61. DSTAT1       EQU  0x4b000054    ;DMA 1 Status
  62. DCSRC1       EQU  0x4b000058    ;DMA 1 Current source
  63. DCDST1       EQU  0x4b00005c    ;DMA 1 Current destination
  64. DMASKTRIG1   EQU  0x4b000060    ;DMA 1 Mask trigger
  65. DISRC2       EQU  0x4b000080    ;DMA 2 Initial source
  66. DISRCC2      EQU  0x4b000084    ;DMA 2 Initial source control
  67. DIDST2       EQU  0x4b000088    ;DMA 2 Initial Destination
  68. DIDSTC2      EQU  0x4b00008c    ;DMA 2 Initial Destination control
  69. DCON2        EQU  0x4b000090    ;DMA 2 Control
  70. DSTAT2       EQU  0x4b000094    ;DMA 2 Status
  71. DCSRC2       EQU  0x4b000098    ;DMA 2 Current source
  72. DCDST2       EQU  0x4b00009c    ;DMA 2 Current destination
  73. DMASKTRIG2   EQU  0x4b0000a0    ;DMA 2 Mask trigger
  74. DISRC3       EQU  0x4b0000c0    ;DMA 3 Initial source
  75. DISRCC3      EQU  0x4b0000c4    ;DMA 3 Initial source control
  76. DIDST3       EQU  0x4b0000c8    ;DMA 3 Initial Destination
  77. DIDSTC3      EQU  0x4b0000cc    ;DMA 3 Initial Destination control
  78. DCON3        EQU  0x4b0000d0    ;DMA 3 Control
  79. DSTAT3       EQU  0x4b0000d4    ;DMA 3 Status
  80. DCSRC3       EQU  0x4b0000d8    ;DMA 3 Current source
  81. DCDST3       EQU  0x4b0000dc    ;DMA 3 Current destination
  82. DMASKTRIG3   EQU  0x4b0000e0    ;DMA 3 Mask trigger
  83. ;==========================
  84. ; CLOCK & POWER MANAGEMENT
  85. ;==========================
  86. LOCKTIME    EQU  0x4c000000     ;PLL lock time counter
  87. MPLLCON     EQU  0x4c000004     ;MPLL Control
  88. UPLLCON     EQU  0x4c000008     ;UPLL Control
  89. CLKCON      EQU  0x4c00000c     ;Clock generator control
  90. CLKSLOW     EQU  0x4c000010     ;Slow clock control
  91. CLKDIVN     EQU  0x4c000014     ;Clock divider control
  92. ;=================
  93. ; LCD CONTROLLER
  94. ;=================
  95. LCDCON1     EQU  0x4d000000     ;LCD control 1
  96. LCDCON2     EQU  0x4d000004     ;LCD control 2
  97. LCDCON3     EQU  0x4d000008     ;LCD control 3
  98. LCDCON4     EQU  0x4d00000c     ;LCD control 4
  99. LCDCON5     EQU  0x4d000010     ;LCD control 5
  100. LCDSADDR1   EQU  0x4d000014     ;STN/TFT Frame buffer start address 1
  101. LCDSADDR2   EQU  0x4d000018     ;STN/TFT Frame buffer start address 2
  102. LCDSADDR3   EQU  0x4d00001c     ;STN/TFT Virtual screen address set
  103. REDLUT      EQU  0x4d000020     ;STN Red lookup table
  104. GREENLUT    EQU  0x4d000024     ;STN Green lookup table 
  105. BLUELUT     EQU  0x4d000028     ;STN Blue lookup table
  106. DITHMODE    EQU  0x4d00004c     ;STN Dithering mode
  107. TPAL        EQU  0x4d000050     ;TFT Temporary palette
  108. LCDINTPND   EQU  0x4d000054     ;LCD Interrupt pending
  109. LCDSRCPND   EQU  0x4d000058     ;LCD Interrupt source
  110. LCDINTMSK   EQU  0x4d00005c     ;LCD Interrupt mask
  111. LPCSEL      EQU  0x4d000060     ;LPC3600 Control
  112. ;=================
  113. ; NAND flash
  114. ;=================
  115. NFCONF      EQU  0x4e000000     ;NAND Flash configuration
  116. NFCMD       EQU  0x4e000004     ;NADD Flash command
  117. NFADDR      EQU  0x4e000008     ;NAND Flash address
  118. NFDATA      EQU  0x4e00000c     ;NAND Flash data
  119. NFSTAT      EQU  0x4e000010     ;NAND Flash operation status
  120. NFECC       EQU  0x4e000014     ;NAND Flash ECC
  121. ;=================
  122. ; UART
  123. ;=================
  124. ULCON0       EQU  0x50000000    ;UART 0 Line control
  125. UCON0        EQU  0x50000004    ;UART 0 Control
  126. UFCON0       EQU  0x50000008    ;UART 0 FIFO control
  127. UMCON0       EQU  0x5000000c    ;UART 0 Modem control
  128. UTRSTAT0     EQU  0x50000010    ;UART 0 Tx/Rx status
  129. UERSTAT0     EQU  0x50000014    ;UART 0 Rx error status
  130. UFSTAT0      EQU  0x50000018    ;UART 0 FIFO status
  131. UMSTAT0      EQU  0x5000001c    ;UART 0 Modem status
  132. UBRDIV0      EQU  0x50000028    ;UART 0 Baud rate divisor
  133. ULCON1       EQU  0x50004000    ;UART 1 Line control
  134. UCON1        EQU  0x50004004    ;UART 1 Control
  135. UFCON1       EQU  0x50004008    ;UART 1 FIFO control
  136. UMCON1       EQU  0x5000400c    ;UART 1 Modem control
  137. UTRSTAT1     EQU  0x50004010    ;UART 1 Tx/Rx status
  138. UERSTAT1     EQU  0x50004014    ;UART 1 Rx error status
  139. UFSTAT1      EQU  0x50004018    ;UART 1 FIFO status
  140. UMSTAT1      EQU  0x5000401c    ;UART 1 Modem status
  141. UBRDIV1      EQU  0x50004028    ;UART 1 Baud rate divisor
  142. ULCON2       EQU  0x50008000    ;UART 2 Line control
  143. UCON2        EQU  0x50008004    ;UART 2 Control
  144. UFCON2       EQU  0x50008008    ;UART 2 FIFO control
  145. UMCON2       EQU  0x5000800c    ;UART 2 Modem control
  146. UTRSTAT2     EQU  0x50008010    ;UART 2 Tx/Rx status
  147. UERSTAT2     EQU  0x50008014    ;UART 2 Rx error status
  148. UFSTAT2      EQU  0x50008018    ;UART 2 FIFO status
  149. UMSTAT2      EQU  0x5000801c    ;UART 2 Modem status
  150. UBRDIV2      EQU  0x50008028    ;UART 2 Baud rate divisor
  151.         [ BIG_ENDIAN__
  152. UTXH0        EQU  0x50000023    ;UART 0 Transmission Hold
  153. URXH0        EQU  0x50000027    ;UART 0 Receive buffer
  154. UTXH1        EQU  0x50004023    ;UART 1 Transmission Hold
  155. URXH1        EQU  0x50004027    ;UART 1 Receive buffer
  156. UTXH2        EQU  0x50008023    ;UART 2 Transmission Hold
  157. URXH2        EQU  0x50008027    ;UART 2 Receive buffer
  158.         |                       ;Little Endian
  159. UTXH0        EQU  0x50000020    ;UART 0 Transmission Hold
  160. URXH0        EQU  0x50000024    ;UART 0 Receive buffer
  161. UTXH1        EQU  0x50004020    ;UART 1 Transmission Hold
  162. URXH1        EQU  0x50004024    ;UART 1 Receive buffer
  163. UTXH2        EQU  0x50008020    ;UART 2 Transmission Hold
  164. URXH2        EQU  0x50008024    ;UART 2 Receive buffer
  165.         ]
  166. ;=================
  167. ; PWM TIMER
  168. ;=================
  169. TCFG0    EQU  0x51000000        ;Timer 0 configuration
  170. TCFG1    EQU  0x51000004        ;Timer 1 configuration
  171. TCON     EQU  0x51000008        ;Timer control
  172. TCNTB0   EQU  0x5100000c        ;Timer count buffer 0
  173. TCMPB0   EQU  0x51000010        ;Timer compare buffer 0
  174. TCNTO0   EQU  0x51000014        ;Timer count observation 0
  175. TCNTB1   EQU  0x51000018        ;Timer count buffer 1
  176. TCMPB1   EQU  0x5100001c        ;Timer compare buffer 1
  177. TCNTO1   EQU  0x51000020        ;Timer count observation 1
  178. TCNTB2   EQU  0x51000024        ;Timer count buffer 2
  179. TCMPB2   EQU  0x51000028        ;Timer compare buffer 2
  180. TCNTO2   EQU  0x5100002c        ;Timer count observation 2
  181. TCNTB3   EQU  0x51000030        ;Timer count buffer 3
  182. TCMPB3   EQU  0x51000034        ;Timer compare buffer 3
  183. TCNTO3   EQU  0x51000038        ;Timer count observation 3
  184. TCNTB4   EQU  0x5100003c        ;Timer count buffer 4
  185. TCNTO4   EQU  0x51000040        ;Timer count observation 4
  186. ;=================
  187. ; USB DEVICE
  188. ;=================
  189.         [ BIG_ENDIAN__
  190. FUNC_ADDR_REG       EQU  0x52000143     ;Function address
  191. PWR_REG             EQU  0x52000147     ;Power management
  192. EP_INT_REG          EQU  0x5200014b     ;EP Interrupt pending and clear
  193. USB_INT_REG         EQU  0x5200015b     ;USB Interrupt pending and clear
  194. EP_INT_EN_REG       EQU  0x5200015f     ;Interrupt enable
  195. USB_INT_EN_REG      EQU  0x5200016f
  196. FRAME_NUM1_REG      EQU  0x52000173     ;Frame number lower byte
  197. FRAME_NUM2_REG      EQU  0x52000177     ;Frame number lower byte
  198. INDEX_REG           EQU  0x5200017b     ;Register index
  199. MAXP_REG            EQU  0x52000183     ;Endpoint max packet
  200. EP0_CSR             EQU  0x52000187     ;Endpoint 0 status
  201. IN_CSR1_REG         EQU  0x52000187     ;In endpoint control status
  202. IN_CSR2_REG         EQU  0x5200018b
  203. OUT_CSR1_REG        EQU  0x52000193     ;Out endpoint control status
  204. OUT_CSR2_REG        EQU  0x52000197
  205. OUT_FIFO_CNT1_REG   EQU  0x5200019b     ;Endpoint out write count
  206. OUT_FIFO_CNT2_REG   EQU  0x5200019f
  207. EP0_FIFO            EQU  0x520001c3     ;Endpoint 0 FIFO
  208. EP1_FIFO            EQU  0x520001c7     ;Endpoint 1 FIFO
  209. EP2_FIFO            EQU  0x520001cb     ;Endpoint 2 FIFO
  210. EP3_FIFO            EQU  0x520001cf     ;Endpoint 3 FIFO
  211. EP4_FIFO            EQU  0x520001d3     ;Endpoint 4 FIFO
  212. EP1_DMA_CON         EQU  0x52000203     ;EP1 DMA interface control
  213. EP1_DMA_UNIT        EQU  0x52000207     ;EP1 DMA Tx unit counter
  214. EP1_DMA_FIFO        EQU  0x5200020b     ;EP1 DMA Tx FIFO counter
  215. EP1_DMA_TTC_L       EQU  0x5200020f     ;EP1 DMA total Tx counter
  216. EP1_DMA_TTC_M       EQU  0x52000213
  217. EP1_DMA_TTC_H       EQU  0x52000217
  218. EP2_DMA_CON         EQU  0x5200021b     ;EP2 DMA interface control
  219. EP2_DMA_UNIT        EQU  0x5200021f     ;EP2 DMA Tx unit counter
  220. EP2_DMA_FIFO        EQU  0x52000223     ;EP2 DMA Tx FIFO counter
  221. EP2_DMA_TTC_L       EQU  0x52000227     ;EP2 DMA total Tx counter
  222. EP2_DMA_TTC_M       EQU  0x5200022b
  223. EP2_DMA_TTC_H       EQU  0x5200022f
  224. EP3_DMA_CON         EQU  0x52000243     ;EP3 DMA interface control
  225. EP3_DMA_UNIT        EQU  0x52000247     ;EP3 DMA Tx unit counter
  226. EP3_DMA_FIFO        EQU  0x5200024b     ;EP3 DMA Tx FIFO counter
  227. EP3_DMA_TTC_L       EQU  0x5200024f     ;EP3 DMA total Tx counter
  228. EP3_DMA_TTC_M       EQU  0x52000253
  229. EP3_DMA_TTC_H       EQU  0x52000257
  230. EP4_DMA_CON         EQU  0x5200025b     ;EP4 DMA interface control
  231. EP4_DMA_UNIT        EQU  0x5200025f     ;EP4 DMA Tx unit counter
  232. EP4_DMA_FIFO        EQU  0x52000263     ;EP4 DMA Tx FIFO counter
  233. EP4_DMA_TTC_L       EQU  0x52000267     ;EP4 DMA total Tx counter
  234. EP4_DMA_TTC_M       EQU  0x5200026b
  235. EP4_DMA_TTC_H       EQU  0x5200026f
  236.         |   ; Little Endian
  237. FUNC_ADDR_REG       EQU  0x52000140     ;Function address
  238. PWR_REG             EQU  0x52000144     ;Power management
  239. EP_INT_REG          EQU  0x52000148     ;EP Interrupt pending and clear
  240. USB_INT_REG         EQU  0x52000158     ;USB Interrupt pending and clear
  241. EP_INT_EN_REG       EQU  0x5200015c     ;Interrupt enable
  242. USB_INT_EN_REG      EQU  0x5200016c
  243. FRAME_NUM1_REG      EQU  0x52000170     ;Frame number lower byte
  244. FRAME_NUM2_REG      EQU  0x52000174     ;Frame number lower byte
  245. INDEX_REG           EQU  0x52000178     ;Register index
  246. MAXP_REG            EQU  0x52000180     ;Endpoint max packet
  247. EP0_CSR             EQU  0x52000184     ;Endpoint 0 status
  248. IN_CSR1_REG         EQU  0x52000184     ;In endpoint control status
  249. IN_CSR2_REG         EQU  0x52000188
  250. OUT_CSR1_REG        EQU  0x52000190     ;Out endpoint control status
  251. OUT_CSR2_REG        EQU  0x52000194
  252. OUT_FIFO_CNT1_REG   EQU  0x52000198     ;Endpoint out write count
  253. OUT_FIFO_CNT2_REG   EQU  0x5200019c
  254. EP0_FIFO            EQU  0x520001c0     ;Endpoint 0 FIFO
  255. EP1_FIFO            EQU  0x520001c4     ;Endpoint 1 FIFO
  256. EP2_FIFO            EQU  0x520001c8     ;Endpoint 2 FIFO
  257. EP3_FIFO            EQU  0x520001cc     ;Endpoint 3 FIFO
  258. EP4_FIFO            EQU  0x520001d0     ;Endpoint 4 FIFO
  259. EP1_DMA_CON         EQU  0x52000200     ;EP1 DMA interface control
  260. EP1_DMA_UNIT        EQU  0x52000204     ;EP1 DMA Tx unit counter
  261. EP1_DMA_FIFO        EQU  0x52000208     ;EP1 DMA Tx FIFO counter
  262. EP1_DMA_TTC_L       EQU  0x5200020c     ;EP1 DMA total Tx counter
  263. EP1_DMA_TTC_M       EQU  0x52000210
  264. EP1_DMA_TTC_H       EQU  0x52000214
  265. EP2_DMA_CON         EQU  0x52000218     ;EP2 DMA interface control
  266. EP2_DMA_UNIT        EQU  0x5200021c     ;EP2 DMA Tx unit counter
  267. EP2_DMA_FIFO        EQU  0x52000220     ;EP2 DMA Tx FIFO counter
  268. EP2_DMA_TTC_L       EQU  0x52000224     ;EP2 DMA total Tx counter
  269. EP2_DMA_TTC_M       EQU  0x52000228
  270. EP2_DMA_TTC_H       EQU  0x5200022c
  271. EP3_DMA_CON         EQU  0x52000240     ;EP3 DMA interface control
  272. EP3_DMA_UNIT        EQU  0x52000244     ;EP3 DMA Tx unit counter
  273. EP3_DMA_FIFO        EQU  0x52000248     ;EP3 DMA Tx FIFO counter
  274. EP3_DMA_TTC_L       EQU  0x5200024c     ;EP3 DMA total Tx counter
  275. EP3_DMA_TTC_M       EQU  0x52000250
  276. EP3_DMA_TTC_H       EQU  0x52000254
  277. EP4_DMA_CON         EQU  0x52000258     ;EP4 DMA interface control
  278. EP4_DMA_UNIT        EQU  0x5200025c     ;EP4 DMA Tx unit counter
  279. EP4_DMA_FIFO        EQU  0x52000260     ;EP4 DMA Tx FIFO counter
  280. EP4_DMA_TTC_L       EQU  0x52000264     ;EP4 DMA total Tx counter
  281. EP4_DMA_TTC_M       EQU  0x52000268
  282. EP4_DMA_TTC_H       EQU  0x5200026c
  283.         ]
  284. ;=================
  285. ; WATCH DOG TIMER
  286. ;=================
  287. WTCON     EQU  0x53000000       ;Watch-dog timer mode
  288. WTDAT     EQU  0x53000004       ;Watch-dog timer data
  289. WTCNT     EQU  0x53000008       ;Eatch-dog timer count
  290. ;=================
  291. ; IIC
  292. ;=================
  293. IICCON    EQU  0x54000000       ;IIC control
  294. IICSTAT   EQU  0x54000004       ;IIC status
  295. IICADD    EQU  0x54000008       ;IIC address
  296. IICDS     EQU  0x5400000c       ;IIC data shift
  297. ;=================
  298. ; IIS
  299. ;=================
  300. IISCON    EQU  0x55000000       ;IIS Control
  301. IISMOD    EQU  0x55000004       ;IIS Mode
  302. IISPSR    EQU  0x55000008       ;IIS Prescaler
  303. IISFCON   EQU  0x5500000c       ;IIS FIFO control
  304.         [ BIG_ENDIAN__
  305. IISFIFO    EQU  0x55000012       ;IIS FIFO entry
  306.         |                       ;Little Endian
  307. IISFIFO    EQU  0x55000010       ;IIS FIFO entry
  308.         ]
  309. ;=================
  310. ; I/O PORT 
  311. ;=================
  312. GPACON      EQU  0x56000000     ;Port A control
  313. GPADAT      EQU  0x56000004     ;Port A data
  314.                         
  315. GPBCON      EQU  0x56000010     ;Port B control
  316. GPBDAT      EQU  0x56000014     ;Port B data
  317. GPBUP       EQU  0x56000018     ;Pull-up control B
  318.                         
  319. GPCCON      EQU  0x56000020     ;Port C control
  320. GPCDAT      EQU  0x56000024     ;Port C data
  321. GPCUP       EQU  0x56000028     ;Pull-up control C
  322.                         
  323. GPDCON      EQU  0x56000030     ;Port D control
  324. GPDDAT      EQU  0x56000034     ;Port D data
  325. GPDUP       EQU  0x56000038     ;Pull-up control D
  326.                         
  327. GPECON      EQU  0x56000040     ;Port E control
  328. GPEDAT      EQU  0x56000044     ;Port E data
  329. GPEUP       EQU  0x56000048     ;Pull-up control E
  330.                         
  331. GPFCON      EQU  0x56000050     ;Port F control
  332. GPFDAT      EQU  0x56000054     ;Port F data
  333. GPFUP       EQU  0x56000058     ;Pull-up control F
  334.                         
  335. GPGCON      EQU  0x56000060     ;Port G control
  336. GPGDAT      EQU  0x56000064     ;Port G data
  337. GPGUP       EQU  0x56000068     ;Pull-up control G
  338.                         
  339. GPHCON      EQU  0x56000070     ;Port H control
  340. GPHDAT      EQU  0x56000074     ;Port H data
  341. GPHUP       EQU  0x56000078     ;Pull-up control H
  342.                         
  343. MISCCR      EQU  0x56000080     ;Miscellaneous control
  344. DCKCON      EQU  0x56000084     ;DCLK0/1 control
  345. EXTINT0     EQU  0x56000088     ;External interrupt control register 0
  346. EXTINT1     EQU  0x5600008c     ;External interrupt control register 1
  347. EXTINT2     EQU  0x56000090     ;External interrupt control register 2
  348. EINTFLT0    EQU  0x56000094     ;Reserved
  349. EINTFLT1    EQU  0x56000098     ;Reserved
  350. EINTFLT2    EQU  0x5600009c     ;External interrupt filter control register 2
  351. EINTFLT3    EQU  0x560000a0     ;External interrupt filter control register 3
  352. EINTMASK    EQU  0x560000a4     ;External interrupt mask
  353. EINTPEND    EQU  0x560000a8     ;External interrupt pending
  354. GSTATUS0    EQU  0x560000ac     ;External pin status
  355. GSTATUS1    EQU  0x560000b0     ;Chip ID(0x32410000)
  356. GSTATUS2    EQU  0x560000b4     ;Reset type
  357. GSTATUS3    EQU  0x560000b8     ;Saved data0(32-bit) before entering POWER_OFF mode 
  358. GSTATUS4    EQU  0x560000bc     ;Saved data1(32-bit) before entering POWER_OFF mode
  359. ;=================
  360. ; RTC
  361. ;=================
  362.         [ BIG_ENDIAN__
  363. RTCCON    EQU  0x57000043       ;RTC control
  364. TICNT     EQU  0x57000047       ;Tick time count
  365. RTCALM    EQU  0x57000053       ;RTC alarm control
  366. ALMSEC    EQU  0x57000057       ;Alarm second
  367. ALMMIN    EQU  0x5700005b       ;Alarm minute
  368. ALMHOUR   EQU  0x5700005f       ;Alarm Hour
  369. ALMDATE   EQU  0x57000063       ;Alarm day      <-- May 06, 2002 SOP
  370. ALMMON    EQU  0x57000067       ;Alarm month
  371. ALMYEAR   EQU  0x5700006b       ;Alarm year
  372. RTCRST    EQU  0x5700006f       ;RTC round reset
  373. BCDSEC    EQU  0x57000073       ;BCD second
  374. BCDMIN    EQU  0x57000077       ;BCD minute
  375. BCDHOUR   EQU  0x5700007b       ;BCD hour
  376. BCDDATE   EQU  0x5700007f       ;BCD day        <-- May 06, 2002 SOP
  377. BCDDAY    EQU  0x57000083       ;BCD date       <-- May 06, 2002 SOP
  378. BCDMON    EQU  0x57000087       ;BCD month
  379. BCDYEAR   EQU  0x5700008b       ;BCD year
  380.         |                       ;Little Endian
  381. RTCCON    EQU  0x57000040       ;RTC control
  382. TICNT     EQU  0x57000044       ;Tick time count
  383. RTCALM    EQU  0x57000050       ;RTC alarm control
  384. ALMSEC    EQU  0x57000054       ;Alarm second
  385. ALMMIN    EQU  0x57000058       ;Alarm minute
  386. ALMHOUR   EQU  0x5700005c       ;Alarm Hour
  387. ALMDATE   EQU  0x57000060       ;Alarm day      <-- May 06, 2002 SOP
  388. ALMMON    EQU  0x57000064       ;Alarm month
  389. ALMYEAR   EQU  0x57000068       ;Alarm year
  390. RTCRST    EQU  0x5700006c       ;RTC round reset
  391. BCDSEC    EQU  0x57000070       ;BCD second
  392. BCDMIN    EQU  0x57000074       ;BCD minute
  393. BCDHOUR   EQU  0x57000078       ;BCD hour
  394. BCDDATE   EQU  0x5700007c       ;BCD day        <-- May 06, 2002 SOP
  395. BCDDAY    EQU  0x57000080       ;BCD date       <-- May 06, 2002 SOP
  396. BCDMON    EQU  0x57000084       ;BCD month
  397. BCDYEAR   EQU  0x57000088       ;BCD year
  398.         ]                       ;RTC
  399. ;=================
  400. ; ADC
  401. ;=================
  402. ADCCON      EQU  0x58000000     ;ADC control
  403. ADCTSC      EQU  0x58000004     ;ADC touch screen control
  404. ADCDLY      EQU  0x58000008     ;ADC start or Interval Delay
  405. ADCDAT0     EQU  0x5800000c     ;ADC conversion data 0
  406. ADCDAT1     EQU  0x58000010     ;ADC conversion data 1                     
  407. ;=================                      
  408. ; SPI           
  409. ;=================
  410. SPCON0      EQU  0x59000000     ;SPI0 control
  411. SPSTA0      EQU  0x59000004     ;SPI0 status
  412. SPPIN0      EQU  0x59000008     ;SPI0 pin control
  413. SPPRE0      EQU  0x5900000c     ;SPI0 baud rate prescaler
  414. SPTDAT0     EQU  0x59000010     ;SPI0 Tx data
  415. SPRDAT0     EQU  0x59000014     ;SPI0 Rx data
  416. SPCON1      EQU  0x59000020     ;SPI1 control
  417. SPSTA1      EQU  0x59000024     ;SPI1 status
  418. SPPIN1      EQU  0x59000028     ;SPI1 pin control
  419. SPPRE1      EQU  0x5900002c     ;SPI1 baud rate prescaler
  420. SPTDAT1     EQU  0x59000030     ;SPI1 Tx data
  421. SPRDAT1     EQU  0x59000034     ;SPI1 Rx data
  422. ;=================
  423. ; SD Interface
  424. ;=================
  425. SDICON      EQU  0x5a000000     ;SDI control
  426. SDIPRE      EQU  0x5a000000     ;SDI baud rate prescaler
  427. SDICmdArg   EQU  0x5a000000     ;SDI command argument
  428. SDICmdCon   EQU  0x5a000000     ;SDI command control
  429. SDICmdSta   EQU  0x5a000000     ;SDI command status
  430. SDIRSP0     EQU  0x5a000000     ;SDI response 0
  431. SDIRSP1     EQU  0x5a000000     ;SDI response 1
  432. SDIRSP2     EQU  0x5a000000     ;SDI response 2
  433. SDIRSP3     EQU  0x5a000000     ;SDI response 3
  434. SDIDTimer   EQU  0x5a000000     ;SDI data/busy timer
  435. SDIBSize    EQU  0x5a000000     ;SDI block size
  436. SDIDatCon   EQU  0x5a000000     ;SDI data control
  437. SDIDatCnt   EQU  0x5a000000     ;SDI data remain counter
  438. SDIDatSta   EQU  0x5a000000     ;SDI data status
  439. SDIFSTA     EQU  0x5a000000     ;SDI FIFO status
  440. SDIIntMsk   EQU  0x5a000000     ;SDI interrupt mask
  441. SDIDAT      EQU  0x5a00003c     ;SDI data
  442.              
  443. ;=================
  444. ; PENDING BIT
  445. ;=================
  446. BIT_EINT0     EQU  (0x1)
  447. BIT_EINT1     EQU  (0x1<<1)
  448. BIT_EINT2     EQU  (0x1<<2)
  449. BIT_EINT3     EQU  (0x1<<3)
  450. BIT_EINT4_7   EQU  (0x1<<4)
  451. BIT_EINT8_23  EQU  (0x1<<5)
  452. BIT_NOTUSED6  EQU  (0x1<<6)
  453. BIT_BAT_FLT   EQU  (0x1<<7)
  454. BIT_TICK      EQU  (0x1<<8)
  455. BIT_WDT       EQU  (0x1<<9)
  456. BIT_TIMER0    EQU  (0x1<<10)
  457. BIT_TIMER1    EQU  (0x1<<11)
  458. BIT_TIMER2    EQU  (0x1<<12)
  459. BIT_TIMER3    EQU  (0x1<<13)
  460. BIT_TIMER4    EQU  (0x1<<14)
  461. BIT_UART2     EQU  (0x1<<15)
  462. BIT_LCD       EQU  (0x1<<16)
  463. BIT_DMA0      EQU  (0x1<<17)
  464. BIT_DMA1      EQU  (0x1<<18)
  465. BIT_DMA2      EQU  (0x1<<19)
  466. BIT_DMA3      EQU  (0x1<<20)
  467. BIT_SDI       EQU  (0x1<<21)
  468. BIT_SPI0      EQU  (0x1<<22)
  469. BIT_UART1     EQU  (0x1<<23)
  470. BIT_NOTUSED24 EQU  (0x1<<24)
  471. BIT_USBD      EQU  (0x1<<25)
  472. BIT_USBH      EQU  (0x1<<26)
  473. BIT_IIC       EQU  (0x1<<27)
  474. BIT_UART0     EQU  (0x1<<28)
  475. BIT_SPI1      EQU  (0x1<<29)
  476. BIT_RTC       EQU  (0x1<<30)
  477. BIT_ADC       EQU  (0x1<<31)
  478. BIT_ALLMSK    EQU  (0xffffffff)
  479. AREA option,CODE,READONLY
  480.         END