开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > uCOS > 查看源码
asm-mmu.h
资源名称：armucosmenu.rar　[点击查看]
上传用户：wealth48
上传日期：2022-06-24
资源大小：1701k
文件大小：4k
源码类别：

uCOS

开发平台：

C/C++

asm-mmu.h：源码内容
  1. /***************************************************************************
  2. Copyright (c) 2004-2007 threewater@up-tech.com, All rights reserved.
  3. by threewter 2005.2.23
  4. ***************************************************************************/
  7. /***************************************************************************
  8.     #说明: 
  9. ----------------------------------  Bug  --------------------------------------
  11. ----------------------------------  TODO list  --------------------------------------
  13. ----------------------------------修正--------------------------------------
  14. 2005-2-23 创建
  16. ***************************************************************************/
  18. #ifndef __ASM_MMU_H__
  19. #define __ASM_MMU_H__
  21. //====================================
  22. // MMU Cache/TLB/etc on/off functions
  23. //====================================
  24. #define R1_I (1<<12)
  25. #define R1_C (1<<2)
  26. #define R1_A (1<<1)
  27. #define R1_M (1)
  28. #define R1_iA (1u<<31)
  29. #define R1_nF (1<<30)
  31. __inline void MMU_EnableICache(void)
  32. { int tmp;
  33. __asm{
  34. mrc p15,0,tmp,c1,c0,0
  35. orr tmp,tmp,#R1_I
  36. mcr p15,0,tmp,c1,c0,0
  37. }
  38. }
  40. __inline void MMU_DisableICache(void)
  41. { int tmp;
  42. __asm{
  43. mrc p15,0,tmp,c1,c0,0
  44. bic tmp,tmp,#R1_I
  45. mcr p15,0,tmp,c1,c0,0
  46. }
  47. }
  49. __inline void MMU_EnableDCache(void)
  50. { int tmp;
  51. __asm{
  52. mrc p15,0,tmp,c1,c0,0
  53. orr tmp,tmp,#R1_C
  54. mcr p15,0,tmp,c1,c0,0
  55. }
  56. }
  58. __inline void MMU_DisableDCache(void)
  59. { int tmp;
  60. __asm{
  61. mrc p15,0,tmp,c1,c0,0
  62. bic tmp,tmp,#R1_C
  63. mcr p15,0,tmp,c1,c0,0
  64. }
  65. }
  67. __inline void MMU_EnableAlignFault(void)
  68. { int tmp;
  69. __asm{
  70. mrc p15,0,tmp,c1,c0,0
  71. orr tmp,tmp,#R1_A
  72. mcr p15,0,tmp,c1,c0,0
  73. }
  74. }
  76. __inline void MMU_DisableAlignFault(void)
  77. { int tmp;
  78. __asm{
  79. mrc p15,0,tmp,c1,c0,0
  80. bic tmp,tmp,#R1_A
  81. mcr p15,0,tmp,c1,c0,0
  82. }
  83. }
  85. __inline void MMU_EnableMMU(void)
  86. { int tmp;
  87. __asm{
  88. mrc p15,0,tmp,c1,c0,0
  89. orr tmp,tmp,#R1_M
  90. mcr p15,0,tmp,c1,c0,0
  91. }
  92. }
  94. __inline void MMU_DisableMMU(void)
  95. { int tmp;
  96. __asm{
  97. mrc p15,0,tmp,c1,c0,0
  98. bic tmp,tmp,#R1_M
  99. mcr p15,0,tmp,c1,c0,0
  100. }
  101. }
  103. __inline void MMU_SetTTBase(U32 base){__asm{mcr p15,0,base,c2,c0,0}}
  104. __inline void MMU_SetDomain(U32 domain){__asm{mcr p15,0,domain,c3,c0,0}}
  106. __inline void MMU_SetFastBusMode(void)          //GCLK=HCLK
  107. { int tmp;
  108. __asm{
  109. mrc  p15,0,tmp,c1,c0,0
  110. bic  tmp,tmp,#R1_iA|R1_nF
  111. mcr  p15,0,tmp,c1,c0,0
  112. }
  113. }
  115. __inline void MMU_SetAsyncBusMode(void)         //GCLK=FCLK @(FCLK>=HCLK)
  116. { int tmp;
  117. __asm{
  118. mrc  p15,0,tmp,c1,c0,0
  119. orr  tmp,tmp,#R1_iA|R1_nF
  120. mcr  p15,0,tmp,c1,c0,0
  121. }
  122. }
  124. __inline void MMU_InvalidateIDCache(void){__asm{mcr  p15,0,r0,c7,c7,0}}
  125. __inline void MMU_InvalidateICache(void){__asm{mcr  p15,0,r0,c7,c5,0}}
  126. __inline void MMU_InvalidateICacheMVA(U32 mva){__asm{mcr  p15,0,mva,c7,c5,1}}
  127. __inline void MMU_PrefetchICacheMVA(U32 mva){__asm{mcr  p15,0,mva,c7,c13,1}}
  128. __inline void MMU_InvalidateDCache(void){__asm{mcr  p15,0,r0,c7,c6,0}}
  129. __inline void MMU_InvalidateDCacheMVA(U32 mva){__asm{mcr  p15,0,mva,c7,c6,1}}
  130. __inline void MMU_CleanDCacheMVA(U32 mva){__asm{mcr  p15,0,mva,c7,c10,1}}
  131. __inline void MMU_CleanInvalidateDCacheMVA(U32 mva){__asm{mcr  p15,0,mva,c7,c14,1}}
  132. __inline void MMU_CleanDCacheIndex(U32 index){__asm{mcr  p15,0,index,c7,c10,2}}
  133. __inline void MMU_CleanInvalidateDCacheIndex(U32 index){__asm{mcr  p15,0,index,c7,c14,2}}
  134. __inline void MMU_WaitForInterrupt(void){__asm{mcr  p15,0,r0,c7,c0,4}}
  135.         
  136. __inline void MMU_InvalidateTLB(void){__asm{mcr  p15,0,r0,c8,c7,0}}
  137. __inline void MMU_InvalidateITLB(void){__asm{mcr  p15,0,r0,c8,c5,0}}
  138. __inline void MMU_InvalidateITLBMVA(U32 mva){__asm{mcr  p15,0,mva,c8,c5,1}}
  139. __inline void MMU_InvalidateDTLB(void){__asm{mcr p15,0,r0,c8,c6,0}}
  140. __inline void MMU_InvalidateDTLBMVA(U32 mva){__asm{mcr p15,0,mva,c8,c6,1}}
  142. __inline void MMU_SetDCacheLockdownBase(U32 base){__asm{mcr  p15,0,base,c9,c0,0}}
  143. __inline void MMU_SetICacheLockdownBase(U32 base){__asm{mcr  p15,0,base,c9,c0,1}}
  145. __inline void MMU_SetDTLBLockdown(U32 baseVictim){__asm{mcr  p15,0,baseVictim,c10,c0,0}}
  146. __inline void MMU_SetITLBLockdown(U32 baseVictim){__asm{mcr  p15,0,baseVictim,c10,c0,1}}
  148. __inline void MMU_SetProcessId(U32 pid){__asm{mcr  p15,0,pid,c13,c0,0}}
  150. #endif //#ifndef __ASM_MMU_H__